一種邊界掃描測試系統的制作方法
【技術領域】
[0001]本發明涉及測試領域，具體涉及一種邊界掃描測試系統。
【背景技術】
[0002]—種邊界掃描測試系統的研制是邊界掃描測試的一項重要內容。現有技術給出了一種基于微機網絡端口的邊界掃描測試儀，該儀器具有較好的可操作性以及測試故障定位精度，并編程實現了多種算法，但是在測試過程中需要人工介入的工作太多。現有技術給出一種基于微機PCI總線的邊界掃描測試儀器的開發，但是該儀器只能簡單地測試被測電路的好壞，不能實現電路板互連測試矢量的自動生成等工作。
【發明內容】
[0003]本發明提供一種邊界掃描測試系統，解決現有邊界掃描測試系統精確度低、抗誤判和混淆能力低的問題。
[0004]本發明通過以下技術方案解決上述問題:
[0005]一種邊界掃描測試系統，由邊界掃描測試控制器、主控計算機、測試存取口和邊界掃描測試總線組成；所述邊界掃描測試控制器由總線接口電路、雙口 RAM、向量RAM、微控制器、邊界掃描測試總線控制器、CPLD可編程控制器件、可編程時鐘模塊、邊界掃描自檢電路以及EIEESdtll49.1和EIEESdtll49.5總線變換電路組成。
[0006]上述方案中，所述邊界掃描測試控制器通過總線接口電路將測試指令和測試數據下載到雙口 RAM中，以中斷方式啟動邊界掃描測試控制器進行邊界掃描測試；邊界掃描測試總線控制器在測試時鐘的驅動下，產生標準的總線信號，通過IEEESdtll49.1和IEEEstdll49.5總線變換電路與外部待測設備相連，從而控制整個測試過程。
[0007]上述方案中，所述邊界掃描測試控制器將測試響應向量存儲在自己的空間里，測試完成之后將響應數據發送給上位機；分析響應數據，獲取對于故障診斷有用的信息。
[0008]上述方案中，所述邊界掃描測試控制器包含有垃圾數據，為邊界掃描總線控制器FIFO中的數據、掃描鏈路駐留的無用信息、互連測試中除被測網絡之外其他單元的數據。
[0009]上述方案中，所述垃圾數據的剔除步驟為:
[0010](1)剔除邊界掃描測試控制器中FIFO和第一輪測試掃描鏈中駐留的數據；
[0011](2)根據掃描鏈長度、測試的循環次數將測試響應向量分段截取出來，形成一個測試響應矩陣，矩陣的每一列長度等于掃描鏈長度，每一行則是對于掃描鏈上每個邊界掃描單元的SRV ；
[0012](3)根據被測芯片類型以及其在掃描鏈上的位置，將芯片級的測試響應向量提取出來；
[0013](4)根據文件分析模塊獲得的芯片互連網絡節點文件以及芯片邊界掃描單元和物理管腳的對應關系，將對應于網絡的測試向量提取出來。
[0014]本發明的優點與效果是:由邊界掃描測試控制器、主控計算機、測試存取口和邊界掃描測試總線組成；邊界掃描測試控制器通過總線接口電路將測試指令和測試數據下載到雙口 RAM中，以中斷方式啟動邊界掃描測試控制器進行邊界掃描測試；邊界掃描測試總線控制器在測試時鐘的驅動下，產生標準的總線信號，通過IEEESdtll49.1和IEEEstdll49.5總線變換電路與外部待測設備相連，從而控制整個測試過程，并進行了垃圾數據剔除，提高了本發明的精確度、抗誤判和混淆能力。
【具體實施方式】
[0015]以下結合實施例對本發明作進一步說明，但本發明并不局限于這些實施例。
[0016]—種邊界掃描測試系統是根據邊界掃描測試標準開發的對數字電路進行故障診斷的測試系統。本發明采用主/從式結構，由邊界掃描測試控制器(下位機)、主控計算機(上位機)和接口于可測試存取口 JTAG和MTM總線的被測電路板組成，邊界掃描控制器的任務是與主控計算機通訊，獲取測試代碼和控制指令，從而選擇相應的掃描鏈路，并驅動EIEESdtll49.1或EIEESdtll49.5邊界掃描測試總線，將測試代碼加載到被測鏈路上進行測試；測試結束后，下位機通知上位機測試已完成，并將測試響應數據發送回上位機。在整個測試過程中下位機只承擔驅動邊界掃描測試總線，選擇測試鏈路進行測試以及將測試響應數據送回上位機的任務，并不需要對測試響應數據進行任何處理，可以保證持續、高速的測試。上位機選用普通的筆記本電腦，主要完成測試生成、測試加載、測試響應分析、故障顯示、人機交互和測試文件自檢等任務。其中，測試生成任務通過電路板的網絡表文件獲取被測對象的邊界掃描鏈路及網絡連接信息，依據一定的測試生成算法，生成邊界掃描測試向量集，并按約定的數據文件格式存儲，即測試向量文件。測試向量加載任務利用已生成的測試向量文件，構造可執行的邊界掃描測試代碼，按規定的通訊格式通過通訊接口輸入邊界掃描測試控制器，并通知下位機執行邊界掃描測試。測試響應分析的任務是將所獲得的測試響應代碼進行分析，剔除垃圾數據并轉化為與測試向量相同格式的測試響應向量。結合相應的測試文件，如邊界掃描描述文件、網絡表文件和測試向量文件，用故障判定準則對測試響應向量進行分析。根據分析結果給出測試響應的分析報告，并進行故障顯不。
[0017]—種邊界掃描測試系統下位機硬件由總線接口電路、雙口 RAM、向量RAM、微控制器、邊界掃描測試總線控制器SN74ACT8990、CPLD可編程控制器件、可編程時鐘模塊、邊界掃描自檢電路以及EIEESdtll49.1和EIEESdtll49.5總線變換電路等部分組成。進行邊界掃描測試時，微控制器通過接口電路將測試指令和測試數據下載到雙口 RAM中，然后通過中斷方式啟動單片機進行邊界掃描測試。邊界掃描總線控制器、可編程時鐘模塊、邊界掃描自檢電路是一種邊界掃描測試系統下位機的核心單元，測試總線控制器在測試時鐘的驅動下，產生標準的總線信號，通過IEEESdtll49.1和IEEEstdll49.5總線變換電路與外部待測設備相連，從而控制整個測試過程。
[0018]本發明選用TI公司的SN74ACT8990芯片作為邊界掃描測試總線控制器，它支持ShdaowProtocol協議，從而可以和SN74LVT8996組合實現板級或系統級測試，N74ACT899o由狀態序列控制器模塊、串行位流處理器模塊、事件驅動模塊、計數器模塊、命令模塊和主控模塊6個功能模塊構成。狀態序列控制器模塊按照EIEEstdll49.1TAP狀態轉換機的要求產生TMS信號，設定測試系統的狀態。在SHIFT_IR和SHIFT_DR狀態下，利用串行位流處理器輸出的串行數據輸出數據，產生TDO信號，并把從TDI接收到的數據通過SDI輸送到串行位流處理器。通過編程，可對狀態序列控制器模塊完成下述操作:選擇TMS信號輸出(0-5);設定所有的測試總線為高阻態；淤選擇TDI(O-l);淤在測試總線中插入可編程延時。串行位流處理器模塊是測試總線控制器重要的組成部分，在測試過程中它主要完成兩方面的功能:⑴提供TAP控制器處于SHIFT_IR和SHIFT_DR狀態時加載的測試命令和測試數據；(2)收集從測試電路板TDO端口讀回的測試響應數據。串行位流處理器模塊的SD0信號線經過狀態序列控制器模塊并作為該模塊的TD0信號線連接到被測電路板上。通過事件驅動模塊外部事件可以被用來對測試程序進行控制，或被作為中斷源，引起測試計算機進行中斷處理。測試人員可以利用事件驅動模塊來控制測試程序與外界事件保持一致性，當不需要利用外部事件對測試程序進行控制時，該模塊的事件處理功能不發生作用，可根據程序配置提供4路TMS信號輸出。計數器模塊是一個與測試人員相關的模塊，C0LJNTI計數器由C0LJNTI更新寄存器、犯位的反向計數器和捕獲寄存器(CAPTLJRERgeister)三部分組成，主要用來對SHIFT_IR、SHIFT_DR和RLJNTEST/IDLE的狀態進行計數，從而控制邊界掃描測試過程的進行。C0LJNTI計數器同樣可以對事件進行計數，但一般都是用C0LJNT20和C0LJNTZI來完成這項工作。命令模塊不需用戶干預，自主地完成命令譯碼，控制芯片完成相應操作。主控模塊主要提供測試總線控制器(TestBuSCnortoller’TBC)同微處理器的接口。由5位地址總線、16位數據總線、讀寫信號線、狀態線和中斷信號線構成，通過該接口，可訪問24個內部寄存器。微處理器接口和EIEESdtll49.1測試總線接口可異步操作，計算機的時鐘信號和測試時鐘信號TCK可以不同步工作。采用這種工作方式，測試操作簡單、可控，用戶可根據測試對象的要求靈活配置TCK，測試數據不會因為不同步問題而發生紊亂，保證了測試的準確可靠。
[0019]本發明是一種串行化的測試方式，為了提高測試速度，要求盡可能提高測試時鐘頻率，且可調。系統時鐘的基準信號由頻率為24MHz的石英晶體振蕩器產生，通過可編程的分頻邏輯電路，分8檔輸出，最高頻率為24MHz，最低頻率為188KHz，依次二次分頻。時鐘發生器模塊輸出的信號經過SN74ACT8990主控模塊緩沖后，作為邊界掃描測試總線的時鐘信號TCK輸出。
[0020]本發明的軟件部分包括7個主要模塊，分別為:測試文件分析模塊、測試算法生成模塊、測試數據生成模塊、上下位機通訊模塊、響應數據分析模塊、故障診斷模塊和輔助功能t吳塊。
[0021]基于邊界掃描機制的測試有兩個明顯的特點:
[0022](1)進行任何一種測試都是基于對兩種寄存器的移位操作，即對指令寄存器(移入移出測試指令)和數據寄存器(移入移出測試數據)進行掃描；
[0023](2)進行任何一種測試都需要提供相應的數據，這些數據都是由測試所需要的芯片邊界掃描描述文件和電路板網絡表文件提供或者利用這些文件中的信息生成的。
[0024]分析邊界掃描描述文件主要是獲取下列信息:芯片物理管腳與邊界掃描單元對應關系；芯片管腳類型(輸入、輸出、雙向、三態)；邊界掃描測試總線對應的管腳號碼(TD1、TDO、TCK、TMS);指令寄存器信息(寄存器長度、各種測試指令代碼)；數據寄存器信息(寄存器長度、IDC0DE代碼等)。網絡表文件為Protel軟件在設計電路板時生成的標準文件，其格式在電子數據交換格式(EDIF)文件中有明確的定義。網絡表文件中定義了以下內容:網絡節點名；網絡節點相對應的器件號和管腳號；器件名以及對應的封裝形式。通過分析網絡表文件和芯片邊界掃描描述文件生成兩個測試數據文件:電路板鏈路信息文件和芯片互連網絡節點文件。其中電路板鏈路信息文件包含電路板鏈路信息，即鏈路上芯片的連接順序、以及鏈路上各芯片對應的芯片名、封裝形式等信息；芯片互連網絡節點文件包含鏈路上芯片間互連網絡號以及對應的芯片管腳號碼。本發明還需獲得測試芯片物理管腳號碼和芯片邊界掃描單元的對應關系