基于bist的3d sram中tsv開路測試方法
【技術領域】
[0001] 本發明涉及1C測試領域，具體涉及一種基于BIST的3DSRAM中TSV開路測試方 法。
【背景技術】
[0002] 基于3D-IC技術的3DSRAM比平面設計更有利于高性能設計，一直是以Intel和 IBM為首的微處理器生產商、國內外許多著名大學以及科研機構、研究中心的重點研發項 目。
[0003] 對于超大容量存儲器而言，電路中將使用大量的硅通孔（ThroughSiliconVia， 簡稱TSV)，其密度將達到每平方毫米數以萬計。數據顯示，1Gb的3DSRAM大約有1. 5百萬 個TSV，由于TSV的制造工藝尚未成熟，使得TSV容易出現開路故障。相關研究表明，規模為 104個TSV的芯片中出現TSV失效的概率為63.214%，嚴重影響3D芯片的良品率，因此TSV 的測試技術是3D-IC中最急需解決的問題。
[0004] 如圖1所示，目前的3DSRAM結構包括垂直放置的多個存儲陣列，且用TSV代替原 有互連線充當字線和位線，垂直放置的多個存儲陣列通過TSV連接到底層的外圍電路（字 線譯碼電路、預充電路、敏放電路以及輸入輸出電路等），這種結構不僅可以縮短全局互連 線長度以及減小互連延遲，而且還極大地增加了訪問帶寬。現有的3DSRAM的測試主要包 括兩個部分：一個是3DSRAM存儲器自測試；另一個是TSV自測試。
[0005] 1、3DSRAM存儲器自測試。
[0006] 現有的3DSRAM存儲器測試方法基本上是采用傳統的內建自測試（BIST)方式， 這種方式只針對管芯（Die)或者芯片內部的部件進行測試，并沒有考慮互連介質TSV的測 試，一旦TSV存在故障時，測試電路能夠探測到芯片存在故障，但是不能定位到具體的故障 位置，即無法區分是存儲器自身故障還是互連介質TSV的故障，傳統BIST電路的結構如圖 4所示。
[0007] 2、TSV自測試。
[0008] 如果要定位TSV的故障就需要TSV專用測試電路。TSV的這種測試方式雖然能夠 探測TSV的故障，但這種測試方式需要特定的測試電路來實現，從而增加了額外的面積開 銷，且增加了電路設計復雜度。例如：作者Shi-YuHuang等借鑒I/O漏電流測試的思想提 出了一種基于可編程延遲線的TSV漏電流測試方法才用了數模混合的TSV專用測試電路， 其TSV專用測試電路的面積為0. 01083mm2。作者余樂等提出了一種基于TSV缺陷電阻端電 壓的檢測電路，其TSV專用測試電路的面積為0. 0003325mm2。作者劉海斌提出了將TSV開 路故障和TSV短路故障分開來測試，分別為：基于電壓比較的TSV開路故障測試方法和基于 脈寬測量的TSV短路測試方法，其TSV專用測試電路的面積為0. 008745mm2。
[0009] 綜上所述，現有的3DSRAM自測試方法還不能同時檢測出存儲體故障和互連介質 TSV的故障，如需同時檢測出TSV故障，則需要添加TSV專用測試電路，這無疑增加了額外的 面積開銷，同時增加了電路設計復雜度。
【發明內容】
[0010] 本發明要解決的技術問題是：針對現有技術存在的上述問題，提供一種能夠在不 使用TSV專用測試電路且不增加額外面積開銷的情況下達到探測TSV開路故障的目的，電 路設計復雜度低、測試效率高的基于BIST的3DSRAM中TSV開路測試方法。
[0011] 為了解決上述技術問題，本發明采用的技術方案為：
[0012] 一種基于BIST的3DSRAM中TSV開路測試方法，步驟包括：
[0013] 1)確定3DSRAM中每一種TSV開路故障的March元素，所述March元素包括用于 對存儲單元進行遍歷的升降序遍歷方式及讀寫操作；
[0014] 2)生成包含每一種TSV開路故障對應March元素的測試向量；
[0015] 3)通過BIST電路基于所述測試向量從起始地址開始對3DSRAM的所有存儲單元 進行遍歷式讀寫操作，當執行到某一種TSV開路故障對應的March元素時，如果某個測試地 址X的讀取結果與March元素中的期望測試數據不相同，則判定與測試地址X相連的TSV 有故障，針對發生故障的TSV進行錯誤標識并記錄當前執行March元素對應的故障類型及 TSV故障地址；當完成所有存儲單元的遍歷式讀寫操作后，跳轉執行下一步；
[0016] 4)輸出所有發生故障的TSV的錯誤標志及其TSV故障地址。
[0017] 優選地，所述步驟1)中確定的March元素中，開路故障S0F的March元素為 D：(_):；〇：_(_》或靠(w:l) U (M)多路存取ADF的March元素為 fUrO.w 丨）或.Ji (rl.，:w.O)，.寫干 擾親合故障CFdsxw!x的March元素為$(w0) (r0，wl)或：〇； (wl)li(rl，w0)，讀干擾親合 故障CFdsrx的March元素為D：(wO)U(rO)或：〇：(wl)(rl),錯誤讀故障IRF的March元素 為 S(wl)$(rl)或；〇；(w0)：〇：(r〇)，寫破壞耦合故障CFwd的March元素為 $(w0)fUw0,r0)或 (管上述March元素中，r0表示讀0操作，w0表示寫0操作，rl表示讀1操 作，wl表示寫1操作，ft表示存儲單元的遍歷按地址升序方式測試，4表示存儲單元的遍歷 按地址降序方式測試，5表示存儲單元的遍歷按地址按照升序方式或降序方式測試。
[0018] 優選地，所述步驟2)中生成的測試向量如式（1)所示；
[0019] (1)
[0020] 式⑴中，第1個March元素U(wl)用于檢測寫破壞耦合故障CFwd，第2個 March元素ft 用于檢測開路故障S0F和寫破壞耦合故障CFwd，第3個March元素 U(rl，wO，rO)用于檢測讀干擾耦合故障CFdsrx，第3個March元素li(ti，wO，rO)的第一個元素rl和第二個元素w0用于檢測寫干擾親合故障CFdsxw!X，第4個March元素U(r0,wl)用 于檢測多路存取ADF和寫干擾耦合故障CFdsxw!X，第4個March元素U(rO,wl)的第二個 元素wl用于檢測錯誤讀故障IRF，第5個March元素ff(rl)用于檢測錯誤讀故障IRF;上述 March元素中，rO表示讀0操作，wO表示寫0操作，rl表示讀1操作，wl表示寫1操作，ft表示存儲單元的遍歷按地址升序方式測試，4_表示存儲單元的遍歷按地址降序方式測試，t 表示存儲單元的遍歷按地址按照升序方式或降序方式測試。
[0021] 優選地，所述步驟3)中判定與測試地址X相連的TSV有故障后，還包括對發生故 障的TSV進行冗余修復的步驟，詳細步驟包括：對發生故障的TSV分配冗余地址，將發生故 障的TSV的錯誤地址重新映射為分配的新的冗余地址，完成錯誤地址的冗余修復功能。
[0022] 優選地，所述步驟4)中輸出所有發生故障的TSV的故障信息時，所述故障信息包 括錯誤標記、發生故障的TSV的故障類型、發生故障的TSV的錯誤地址、對發生故障的TSV 進行冗余修復時分配的新的冗余地址。
[0023] 本發明基于BIST的3DSRAM中TSV開路測試方法具有下述優點：本發明通過確 定3DSRAM中每一種TSV開路故障的March元素，生成包含每一種TSV開路故障對應March 元素的測試向量；當執行到某一種TSV開路故障對應的March元素時，如果某個測試地址X 的讀取結果與March元素中的期望測試數據不相同，則判定與測試地址X相連的TSV有故 障，因此能夠基于2DSRAM的傳統BIST電路來實現探測TSV的開路故障，所以可以在不使 用TSV專用測試電路，且不增加額外面積開銷的情況下，達到探測TSV開路故障的目的，降 低了電路設計復雜度，具有電路設計復雜度低、測試效率高的優點。
【附圖說明】
[0024] 圖1為現有技術中3DSRAM的電路模型示意圖。
[0025] 圖2為本發明實施例方法的基本流程示意圖。
[0026] 圖3為本發明實施例方法中測試向量的狀態轉換示意圖。
[0027] 圖4為2DSRAM的傳統BIST電路示意圖。
[0028] 圖5為BIST電路的工作原理示意圖。
【具體實施方式】
[0029] 如圖2所示，本實施例基于BIST的3DSRAM中TSV開路測試方法的步驟包括：
[0030] 1)確定3DSRAM中每一種TSV開路故障的March元素，March元素包括用于對存 儲單元進行遍歷的升降序遍歷方式及讀寫操作；
[0031] 2)生成包含每一種TSV開路故障對應March元素的測試向量；
[0032] 3)通過BIST電路基于測試向量從起始地址開始對3DSRAM的所有存儲單元進行 遍歷式讀寫操作，當執行到某一種TSV開路故障對應的March元素時，如果某個測試地址X 的讀取結果與March元素中的期望測試數據不相同，則判定與測試地址X相連的TSV有故 障，針對發生故障的TSV進行錯誤標識并記錄當前執行March元素對應的故障類型及TSV 故障地址；當完成所有存儲單元的遍歷式讀寫操作后，跳轉執行下一步；
[0033] 4)輸出所有發生故障的TSV的故障信息。
[0034] 參見圖1所示的3DSRAM的電路模型，當TSV存在開路故障時，由于耦合效應的存 在，使