一種FinFET鰭片摻雜濃度分布的測量方法和測量樣品制備方法
【技術領域】
[0001]本發明涉及半導體制造工藝，具體而言涉及一種FinFET鰭片摻雜濃度分布的測量方法和測量樣品制備方法。
【背景技術】
[0002]對于平面晶體管而言，通常采用二次離子質譜(sms)來分析得到硅片的從表面垂直向下的面積在50平方微米范圍內的摻雜離子濃度分布。對于FinFET晶體管而言，其鰭片(Fin)作為晶體管的溝道，屬于三維立體結構，單獨采用二次離子質譜來分析得到鰭片的從頂部到底部的摻雜離子濃度分布是不可行的。
[0003]因此，需要提出一種方法，以解決上述問題。
【發明內容】
[0004]針對現有技術的不足，在一個實施例中，本發明提供一種FinFET鰭片摻雜濃度分布的測量樣品制備方法，包括:提供半導體襯底，在所述半導體襯底上形成多個鰭片，在所述鰭片的頂部形成有硬掩膜層；形成襯墊氧化物層，以覆蓋所述半導體襯底的表面、所述鰭片的側壁以及所述硬掩膜層的側壁和頂部；在所述鰭片之間形成隔離結構；沉積絕緣層，以完全填充所述鰭片之間的間隙；執行化學機械研磨，直至所述絕緣層的頂部平坦化。
[0005]在一個示例中，在形成所述鰭片之前或者形成所述隔離結構之后，對所述半導體襯底實施SSRW離子注入，以在所述半導體襯底中形成摻雜離子濃度分布為陡峭的反三角勢阱。
[0006]在一個示例中,所述絕緣層的厚度為1000-2000埃；實施所述研磨之后,所述絕緣層的頂部與所述鰭片的頂部之間的垂直距離為50-100埃。
[0007]在一個示例中，所述鰭片的寬度全部相同，或者所述鰭片分為具有不同寬度的多個鰭片組。
[0008]在一個示例中，形成所述鰭片的工藝步驟包括:在所述半導體襯底上形成硬掩膜層；圖案化所述硬掩膜層，形成用于蝕刻所述半導體襯底以在其上形成所述鰭片的多個彼此隔離的掩膜；蝕刻所述半導體襯底以在其上形成所述鰭片。
[0009]在一個示例中，采用自對準雙圖案工藝實施所述圖案化過程。
[0010]在一個示例中，所述硬掩膜層包括自下而上層疊的氧化物層和氮化硅層。
[0011]在一個示例中，形成所述隔離結構的工藝步驟包括:沉積形成隔離材料層，以完全覆蓋所述鰭片；執行化學機械研磨工藝研磨所述隔離材料層，以露出所述硬掩膜層的頂部；實施回蝕刻以去除所述硬掩膜層、部分所述襯墊氧化物層和部分所述隔離材料層。
[0012]在另一個實施例中，本發明還提供一種FinFET鰭片摻雜濃度分布的測量方法，包括:將制備好的測量樣品分割為結構完全相同的第一子樣品和第二子樣品；分別對所述第一子樣品和所述第二子樣品實施二次離子質譜分析和透射電子顯微鏡橫截面分析；將所述二次離子質譜分析得到的所述第一子樣品的從表面垂直向下的摻雜離子濃度分布數據和所述透射電子顯微鏡橫截面分析得到的所述第二子樣品中的鰭片的從頂部到底部的形貌數據傳送至工藝計算機輔助設計工具；通過所述工藝計算機輔助設計工具模擬計算分析得到所述鰭片的從頂部到底部的摻雜離子濃度分布。
[0013]在一個示例中，所述測量樣品采用如上述任一測量樣品制備方法制備而成。
[0014]根據本發明，可以獲得精確的有關鰭片的從頂部到底部的摻雜離子濃度分布趨勢，從而消除TCAD模擬誤差所引發的測試分析偏差。
【附圖說明】
[0015]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0016]附圖中:
[0017]圖1A-圖1F為根據本發明示例性實施例一的測量樣品制備方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0018]圖2A-圖2F為根據本發明示例性實施例二的測量樣品制備方法方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0019]圖3為根據本發明示例性實施例三的FinFET鰭片摻雜濃度分布的測量方法依次實施的步驟的流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0021]為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的FinFET鰭片摻雜濃度分布的測量方法和測量樣品制備方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0022]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]目前通過以下兩種方法來獲取鰭片的從頂部到底部的摻雜離子濃度分布:第一，借助工藝計算機輔助設計工具(TCAD)模擬分析得到鰭片的從頂部到底部的摻雜離子濃度分布；第二，先對平面晶體管實施與FinFET晶體管相同的濃度分布為陡峭的反三角勢阱(SSRff)的溝道摻雜離子注入，再通過二次離子質譜分析得到摻雜離子濃度分布的數據，最后結合TCAD的模擬分析間接得到鰭片的從頂部到底部的摻雜離子濃度分布。由于TCAD的模擬分析存在固有誤差以及FinFET晶體管和平面晶體管之間存在固有的結構差異，通過上述兩種方法得到的鰭片的從頂部到底部的摻雜離子濃度分布并不符合實際情況。本發明提出一種新的FinFET鰭片摻雜濃度分布的測量方法和測量樣品制備方法，可以獲得精確的有關鰭片的從頂部到底部的摻雜離子濃度分布趨勢，從而消除TCAD模擬誤差所引發的測試分析偏差。
[0024][示例性實施例一]
[0025]參照圖1A-圖1F，其中示出了根據本發明示例性實施例一的測量樣品制備方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0026]首先，如圖1A所示，提供半導體襯底100，半導體襯底100的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅等。作為示例，在一個實施例中，半導體襯底100選用單晶硅材料構成。然后，對半導體襯底100實施SSRW離子注入110，以在半導體襯底100中形成摻雜離子濃度分布為陡峭的反三角勢阱。
[0027]接著，如圖1B所示，在半導體襯底100上形成多個鰭片100’，鰭片100’的寬度全部相同，或者鰭片100’分為具有不同寬度的多個鰭片組。形成鰭片100’的工藝步驟包括:在半導體襯底100上形成硬掩膜層，形成所述硬掩膜層可以采用本領域技術人員所熟習的各種適宜的工藝，例如化學氣相沉積工藝，所述硬掩膜層可以為自下而上層疊的氧化物層101和氮化硅層102 ;圖案化所述硬掩膜層，形成用于蝕刻半導體襯底100以在其上形成鰭片100’的多個彼此隔離的掩膜，在一個實施例中，采用自對準雙圖案(SADP)工藝實施所述圖案化過程；蝕刻半導體襯底100以在其上形成鰭片100’。
[0028]接著，如圖1C所示，形成襯墊氧化物層103，以覆蓋半導體襯底100的表面、鰭片100’的側壁以及所述硬掩膜層的側壁和頂部。在一個實施例中，采用現場蒸汽生成工藝(ISSG)形成襯墊氧化物層103。
[0029]接著，如圖1D所示，在鰭片100’之間形成隔離結構104。形成隔離結構104的工藝步驟包括:沉積形成隔離材料層，以完全覆蓋鰭片100’，所述隔離材料層的材料可以為氧化物，例如HARP ;執行化學機械研磨工藝研磨所述隔離材料層，以露出所述硬掩膜層的頂部；去除所述硬掩膜層、部分襯墊氧化物層103和部分所述隔離材料層，以形成隔離結構104，在一個實施例中，采用回蝕刻工藝去除所述硬掩膜層、部分襯墊氧化物層103和部分所述隔離材料層，所述回蝕刻為干法蝕刻或濕法蝕刻。
[0030]接著，如圖1E所示，沉積絕緣層105，以完全填充鰭片100’之間的間隙。在一個實施例中，采用化學氣相沉積工藝(CVD)實施所述沉積。絕緣層105的材料優選氧化物，例如Si02。絕緣層105的厚度為1000-2000埃。
[0031]接著，如圖1F所示，執行化學機械研磨，直至絕緣層105的頂部與鰭片100’的頂部之間的垂直距離為50-100埃。此時，絕緣層105的頂部已經平坦化，可以滿足后續實施二次離子質譜分析的要求。
[0032]至此，完成了根據本發明示例性實施例一的測量樣品制備方法實施的工藝步驟。
[0033][示例性實施例二]
[0034]參照圖2