超低功耗電壓檢測電路的制作方法
【技術領域】
[0001]本發明屬于集成電路技術領域，涉及一種超低功耗的電壓檢測電路，尤其是一種適用于射頻識別電子標簽、雙界面智能卡等要求極低功耗的應用領域。
【背景技術】
[0002]隨著半導體工藝的迅速發展和芯片集成度的不斷提高，低功耗技術已經成為當前IC設計研究的熱點。單個芯片上集成的功能模塊越多，對芯片的功耗要求就越高。相反，降低功耗在節省能源、減小設備成本等方面都有著巨大的商業前景。以業界比較熟悉的無線通訊系統(例如:射頻識別系統和非接觸智能卡系統)為例，低功耗早已成為其設計成敗的關鍵考慮因素。
[0003]電壓檢測電路是芯片電源管理方面的一個關鍵模塊，它對系統工作電源的健壯性、可靠性都起著至關重要的作用。傳統的電壓檢測電路如圖1所示，它主要由電阻分壓網絡101、參考電壓產生電路和電壓比較器構成。其基本工作原理是:電阻分壓網絡對系統電源電壓Vdd進行實時檢測，并通過電壓比較器，與參考電壓產生電路的輸出基準進行比較，確定電源電壓是否滿足系統工作的需求。可見，上述基準電壓的輸出精度直接決定著電壓檢測點的準確性，電壓比較器的轉換速率則決定著電壓檢測電路的瞬態響應特性。此外，傳統電壓檢測電路的每一個組成部分都消耗了不菲的功耗，以電阻分壓電路為例，若想得到nA級的工作電流，則電阻總值至少要大于幾十ΜΩ級，考慮到寄生電容的影響，幾十ΜΩ電阻又會降低響應速率。如果再關注芯片面積，幾十MΩ電阻和額外的參考電壓產生電路，又會增加不小的面積開支，使得芯片缺乏成本優勢。
[0004]綜合考慮，傳統的電壓檢測電路，無論在功耗方面、還是在面積方面，都無法勝任當前超低功耗、較高精度的應用場合。
【發明內容】
[0005]針對傳統電壓檢測電路的技術瓶頸，本發明提供了一種超低功耗、較高精度的新型電壓檢測電路。
[0006]為了實現上述目的，本發明是通過如下的技術方案來實現的:
[0007]本發明包括MOS 二極管分壓網絡、電平檢測電路、輸出邏輯電路三部分。MOS 二極管分壓網絡的主要功能是對待檢測電壓進行持續采樣，并為電平檢測電路中的NPN三極管提供基極輸入電壓和基極輸入電流；電平檢測電路是本發明的核心部分，它借鑒了帶隙基準的基本思想，在無需基準電壓的條件下即可實現對待檢測電壓的精確檢測，且電壓檢測點具有良好的溫度特性；輸出邏輯電路則是對最后的檢測輸出信號進行整形。
[0008]上述MOS 二極管分壓網絡包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管。其中第五PMOS管至第八PMOS管都是以PMOS 二極管的形式連接，即PMOS的柵極和漏極相連。然后這些PMOS 二極管逐級串聯起來，第五PMOS管的源極接電源電壓vdd,柵極和漏極接第六PMOS管的源極，依此類推。最后，第八PMOS管的柵極和漏極接第七NMOS管的漏極，第七NMOS管的柵極接使能接控制信號END，第七NMOS管的源極接地。另外，第五PMOS管的柵極和漏極以及第六PMOS管的源極相連，并作為電平檢測電路的輸入信號。
[0009]上述電平檢測電路包括第零PMOS管至第四PMOS管、第九PMOS管、第十PMOS管、第零NMOS管至第四NMOS管、第一 NPN管、第二 NPN管、第一電阻、第二電阻。第一 NPN管和第二 NPN管的基極相連，并且連至MOS 二極管分壓網絡中第五PMOS管的柵極和漏極以及第六PMOS管的源極，由分壓網絡提供基極輸入電壓和基極輸入電流。第一 NPN管的發射極接第一電阻的陽極，第二 NPN管的發射極接第一電阻的陰極和第二電阻的陽極，第二電阻的陰極接第四NMOS管的漏極，第四NMOS管的源極接地，柵極接使能控制信號END。第一 NPN管的集電極接第一 PMOS管的柵極和漏極、第二 PMOS管的柵極、第四PMOS管的柵極、第九PMOS管的漏極、第零PMOS管的源極，第二 NPN管的集電極接第二 PMOS管的漏極、第三PMOS管的柵極、第十PMOS管的漏極、第零PMOS管的柵極和漏極。另外，第一 PMOS管至第四PMOS管、第九PMOS管、第十PMOS管，它們的源極均接至電源電壓vdd ;第零NMOS管至第四NMOS管，它們的源極均接至地。第四PMOS管的漏極接第零NMOS管的柵極和漏極、第三NMOS管的漏極、第一 NMOS管的柵極。第三NMOS管的柵極接使能控制信號ENB。第三PMOS管的漏極接第一 NMOS管的漏極、第二 NMOS管的漏極，同時連接至輸出邏輯電路中第i^一 PMOS管的柵極和第五NMOS管的柵極，作為輸出邏輯電路的輸入信號。第二 NMOS管的柵極接使能控制信號ENB。
[0010]上述輸出邏輯電路包括第^^一 PMOS管、第五NMOS管，第二或非門。其中第^^一PMOS管和第五NMOS管組成了一個反相器，即:第十一 PMOS管的源極接電源電壓vdd ;第i^一 PMOS管的柵極接第五NMOS管的柵極，并連至電平檢測電路中第三PMOS管的漏極、第一NMOS管的漏極和第二 NMOS管的漏極；第^^一 PMOS管的漏極接第五NMOS管的漏極，同時連接第二或非門的一個輸入端；第五NMOS管的源極接地。第二或非門的另一個輸入端接使能控制信號ENB，第二或非門的輸出端即為本發明的電壓檢測電路的最終輸出信號。
[0011]使能控制信號ENB和END反相，其中END是本發明的電壓檢測電路的輸入使能控制信號，ENB則由END經過一級反相器產生。
[0012]本發明與傳統技術相比，結構簡單新穎，工作原理易于實現，其核心器件均工作在亞閾值區，具有極低的靜態功耗，同時可以避免使用ΜΩ級的電阻和參考電壓產生電路，在功耗和面積兩方面均有質的提升。另外由于借鑒了帶隙基準的基本思想，本發明的電壓檢測點具有良好的精度和溫度特性，滿足通用電源管理模塊的技術指標。
【附圖說明】
[0013]圖1是傳統電壓檢測電路的結構示意圖。
[0014]圖2為本發明超低功耗電壓檢測電路的第一個實施例。
[0015]圖3為本發明超低功耗電壓檢測電路的第二個實施例。
【具體實施方式】
[0016]為使本發明實現的技術手段、創作特征、達成目的與功效易于理解，下面結合附圖和實施例，進一步闡述本發明。
[0017]如圖2所示，本發明具有超低功耗、較高精度的電壓檢測電路，包括MOS 二極管分壓網絡201、電平檢測電路202、輸出邏輯電路203三部分。MOS 二極管分壓網絡201的主要功能是對電源電壓vdd進行持續采樣，并為電平檢測電路202中的NPN三極管提供基極電壓和基極電流；電平檢測電路202是本發明的核心部分，它利用了帶隙基準的思想，在無需基準電壓的條件下即可實現對電源電壓vdd的精確檢測，且電壓檢測點具有良好的溫度特性；輸出邏輯電路203則完成對輸出信號的整形。
[0018]MOS 二極管分壓網絡201包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管。其中第五PMOS管至第八PMOS管都是以PMOS 二極管的形式連接，即PMOS的柵極和漏極相連。然后這些PMOS 二極管逐級串聯起來，第五PMOS管的源極接電源電壓vdd,柵極和漏極接第六PMOS管的源極，依此類推。最后，第八PMOS管的柵極和漏極接第七NMOS管的漏極，第七NMOS管的柵極接使能接控制信號END，第七NMOS管的源極接地。另外，第五PMOS管的柵極和漏極以及第六PMOS管的源極相連，并作為電平檢測電路202的輸入信號。
[0019]電平檢測電路202包括第零PMOS管至第四PMOS管、第九PMOS管、第十PMOS管、第零NMOS管至第四NMOS管、第一 NPN管、第二 NPN管、第一電阻、第二電阻。第一 NPN管和第二NPN管的基極相連，并且連至MOS 二極管分壓網絡中第五PMOS管的柵極和漏極以及第六PMOS管的源極，由分壓網絡提供基極輸入電壓和基極輸入電流。第一 NPN管的發射極接第一電阻的陽極，第二 NPN管的發射極接第一電阻的陰極和第二電阻的陽極，第二電阻的陰極接第四NMOS管的漏極，第四NMOS管的源極接地，柵極接使能控制信號END。第一 NPN管的集電極接第一 PMOS管的柵極和漏極、第二 PMOS管的柵極、第四PMOS管的柵極、第九PMOS管的漏極、第零PMOS管的源極，第二 NPN管的集電極接第二 PMOS管的漏極、第三PMOS管的柵極、第十PMOS管的漏極、第零PMOS管的柵極和漏極。另外，第一 PMOS管至第四PMOS管、第九PMOS管、第十PMOS管，它們的源極均接至電源電壓vdd ;第零NMOS管至第四NMOS管，它們的源極均接至地。第四PMO