用于集成電路設計的測量電路和方法
【技術領域】
[0001]本發明涉及集成電路設計領域，具體而言，涉及一種用于集成電路設計的測量電路和方法。
【背景技術】
[0002]隨著熔絲的理論與技術逐漸成熟，熔絲的應用范圍迅速擴大。熔絲在熔燒前后的電阻值是整個熔絲模塊的集成電路設計的關鍵指標。現有技術中通常采用的熔絲單元從電源到地依次由PM0S，熔絲和NMOS串聯得到，對于這樣的架構，對其電阻值的測量是一個難點，因為測量點的電壓直接跨接在PMOS的柵極和源極端，其電流隨著測量點的電壓呈現二次方速度增長，不容易控制。如果電流太小，PMOS打開不夠，測量精度太差；如果電流太大，可能會對熔絲造成破壞或者二次熔燒。這樣，就無法準確測量IP級的熔絲的電阻值。
[0003]傳統測量熔絲的方法使得集成電路設計在單元階段和知識產權核(IntellectualProperty Core，簡稱為IP核)級階段存在一個PMOS的差異，這個差異只能基于大量的仿真和后期的測量進行部分的彌補，使得測量結果的不準確。另外，在單元階段，一般會將所有的單元的編程點短接成一點，因此測量電阻也只能一個一個依次測量，嚴重影響單元階段的測量速度。
[0004]針對現有技術中無法準確測量IP核級的熔絲的電阻值的問題，目前尚未提出有效的解決方案。
【發明內容】
[0005]本發明的主要目的在于提供一種用于集成電路設計的測量電路和方法，以解決現有技術中無法準確測量IP核級的熔絲電阻的電阻值的問題。
[0006]為了實現上述目的，根據本發明的另一方面，提供了一種用于集成電路設計的測量電路。根據本發明的用于集成電路設計的測量電路包括:熔絲；第一測量電路，與熔絲相連接，包括第一測量端，第一測量端用于向第一測量電路加電壓以測量第一測量電路的電阻值；以及第二測量電路，第二測量電路與第一測量電路的電阻值相同，包括第二測量端，第二測量端用于向第二測量電路加電壓以測量第二測量電路的電阻值。
[0007]進一步地,第一測量電路包括:第一測量控制傳輸門，第一測量控制傳輸門的第一端與第一測量端相連接；第一讀寫控制傳輸門，第一讀寫控制傳輸門的第一端與第一測量控制傳輸門的第二端相連接，第一讀寫控制傳輸門的第二端與熔絲的第一端相連接，其中，第一讀寫控制傳輸門的柵極與第一測量控制傳輸門的柵極相連接；第一 NMOS開關,第一NMOS開關的第一端與熔絲的第二端相連接，第一NMOS開關的第二端接地，第一NMOS開關的柵極接地；以及第一 PM0S，第一 PMOS的第一端與第一讀寫控制傳輸門的第二端相連接，并且與熔絲的第一端相連接。
[0008]進一步地，第二測量電路包括:第二測量控制傳輸門，第二測量控制傳輸門的第一端與第二測量端相連接；第二讀寫控制傳輸門，第二讀寫控制傳輸門的第一端與第二測量控制傳輸門的第二端相連接；第二 NMOS開關，第二 NMOS開關的第一端與第二讀寫控制傳輸門的第二端相連接，第二匪OS開關的第二端接地，第二 NMOS開關的柵極接地；以及第二PMOS,第二 PMOS的第一端與第二讀寫控制傳輸門的第二端相連接，并且與第二 NMOS開關的第一端相連接。
[0009]進一步地，第一測量電路與第二測量電路串聯，其中，熔絲的電阻值由第一測量電路的電阻值和第二測量電路的電阻值得到。
[0010]為了實現上述目的，根據本發明的一個方面，提供了一種用于集成電路設計的測量電路的測量方法。根據本發明的用于集成電路設計的測量電路的測量方法包括:測量電路包括第一測量電路和第二測量電路，第一測量電路連接有熔絲，測量方法包括:測量連接電路的電阻值，得到第一電阻值，其中，連接電路包括熔絲和第一測量電路，第一電阻值為第一測量電路的電阻值和熔絲的電阻值之和；測量第二測量電路的電阻值，得到第二電阻值；計算第一電阻值和第二電阻值的差值；以及將差值作為熔絲的電阻值。
[0011]進一步地，第一測量電路包括第一測量端，測量連接電路的電阻值包括:在第一測量端加第一電壓；測量連接電路的電流值，得到第一電流值；以及根據第一電壓的電壓值和第一電流值得到第一電阻值。
[0012]進一步地，在第一測量端加第一電壓之前，測量方法還包括:獲取預定電壓值；獲取熔絲的預判電阻值；將預定電壓值和預判電阻值的商作為預判電流值；以及根據預判電流值確定第一電壓值。
[0013]進一步地，在將預定電壓值和預判電阻值的商作為預判電流值之后，測量方法還包括:判斷預判電流值是否在預設電流值范圍內；如果判斷出預判電流值在預設電流值范圍內，則將預定電壓值作為第一電壓；以及如果判斷出預判電流值不在預設電流值范圍內，則根據預判電流值調整預定電壓值。
[0014]進一步地，如果判斷出預判電流值不在預設電流值范圍內，則根據預判電流值調整預定電壓包括:判斷預判電流值是否小于預設電流值范圍；
[0015]如果判斷出預判電流值小于預設電流值范圍，則增大預定電壓值；以及
[0016]如果判斷出預判電流值大于預設電流值范圍，則減小預定電壓值。
[0017]進一步地，第二測量電路包括第二測量端，測量第二測量電路的電阻值包括:在第二測量端加第二電壓，其中，第二電壓與第一電壓的電壓值相同；測量第二測量電路的電流值，得到第二電流值；以及根據第二電壓和第二電流值得到第二電阻值。
[0018]通過本發明，采用熔絲；第一測量電路，與熔絲相連接，包括第一測量端，第一測量端用于向第一測量電路加電壓以測量第一測量電路的電阻值；以及第二測量電路，第二測量電路與第一測量電路的電阻值相同，包括第二測量端，第二測量端用于向第二測量電路加電壓以測量第二測量電路的電阻值，解決了現有技術中無法準確測量IP核級的熔絲的電阻值的問題，進而達到了準確測量IP核級的熔絲的電阻值的效果。
【附圖說明】
[0019]構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中:
[0020]圖1是根據本發明實施例的用于集成電路設計的測量電路的電路圖；
[0021]圖2是根據本發明實施例的集成電路設計的測量電路的測量方法的流程圖；以及
[0022]圖3是根據本發明實施例的確定第一電壓的流程圖。
【具體實施方式】
[0023]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本發明。
[0024]為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分的實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本發明保護的范圍。
[0025]本發明實施例提供了一種用于集成電路設計的測量電路。
[0026]圖1是根據本發明實施例的用于集成電路設計的測量電路的電路圖。該電路圖示意性的示出了本發明實施例的用于集成電路設計的測量電路，以下結合圖1對本發明實施例提供的用于集成電路設計的測量電路進行說明。
[0027]如圖所示，該用于集成電路設計的測量電路包括熔絲R、第一測量電路和第二測量電路。
[0028]第一測量電路與熔絲相連接，包括第一測量端，第一測量端用于向第一測量電路加電壓以測量第一測量電路的電阻值。
[0029]