一種高分辨率數字存儲示波器的制造方法
【技術領域】
[0001]本發明涉及測試技術領域，具體涉及一種用于高分辨率信號采集與波形分析的高分辨率數字存儲示波器。
【背景技術】
[0002]傳統示波器分辨率8bit，具有40dB左右的動態范圍，可識別的信號幅度變化范圍是0.4%，當分析高精度或是大動態范圍信號特性時，難以進行精細的測試與分析，且儀器自身噪聲基底大，分辨率低，影響信號的測試質量。
[0003]傳統數字存儲示波器的分辨率為8bit，具有的動態范圍在40dB左右，對信號只能進行較為粗略的時域特性測試與分析，頻域特性的測試只能作為功能性的測試，很難作為定量測試依據。
[0004]高分辨率的數據采集卡雖然分辨率有12bit，但處理信號能力不足，通常作為數據采集設備，只具有簡單的測試與分析能力。
[0005]傳統示波器技術存在以下問題:1)垂直分辨率低；2)噪聲基底大3)動態范圍小；4)小信號的高精度測試難度大、耗時多。
【發明內容】
[0006]針對現有技術存在的缺陷，本發明的目的在于提出一種高分辨率數字存儲示波器，采用12bit高速ADC，并通過噪聲抑制與隔離技術、高分辨率數據處理技術提升數字存儲示波器垂直分辨率、降低噪聲基底、增大信號測試動態范圍、提高小信號及大動態范圍信號的高精度測試與分析效率。
[0007]為達上述目的，本發明提供了一種高分辨率數字存儲示波器，包括:低噪聲通道單元、高分辨率數據采集與大容量數據存儲單元、時基與觸發單元、接口與控制單元、微處理器、系統電源以及人機交互單元；
[0008]所述低噪聲通道單元，與所述高分辨率數據采集與大容量數據存儲單元、時基與觸發單元以及接口與控制單元連接，用于對輸入信號進行低噪聲放大和噪聲隔離；
[0009]所述高分辨率數據采集與大容量數據存儲單元，用于對所述低噪聲通道單元輸出的信號進行高分辨率的數據采集和大容量采集數據的存儲；
[0010]所述時基與觸發單元，包括時鐘電路和觸發電路，分別用于提供時鐘信號和測定采樣數據與觸發點時間間隔；
[0011]所述人機交互單元、微處理器以及接口與控制單元順次連接，用于根據用戶的指令完成對該示波器的控制與處理結果的顯示；
[0012]所述系統電源用于為上述各單元提供電源。
[0013]進一步的，所述低噪聲通道單元包括順次連接的固定衰減器、阻抗衰減器以及集成可控增益放大器；
[0014]其中，所述固定衰減器，用于功率電平調整；
[0015]所述阻抗變換電路，用于實現50Ω和1ΜΩ的輸入阻抗變換；該阻抗變換電路包括一機械開關和一 50 Ω對地電阻；
[0016]所述集成可控增益放大器，包括預放大器、程控衰減器以及后放大器，分別用于實現信號的放大、步進衰減以及輸出驅動；該集成可控增益放大器提供兩路源信號:第一路信號用于輸出到所述高分辨率數據采集與大容量數據存儲單元，第二路信號用于輸出到所述時基與觸發單元。
[0017]進一步的，所述低噪聲通道單元中的有源器件的電源全部采用二次穩壓隔離的方式。
[0018]進一步的，所述高分辨率數據采集與大容量數據存儲單元，包括順次連接的高分辨率數據采集電路、高速數據處理電路及大容量數據存儲電路，分別用于對所述第一路信號進行采集、數據處理以及存儲。
[0019]進一步的，每一個所述高分辨率數據采集電路包括兩片12bit分辨率高速ADC，用于通過交叉采樣方式進行數據采樣；
[0020]所述高速數據處理電路為FPGA，包括數據接收、數據處理以及存儲器接口，具體用于完成24bit位寬IGbps數據流的接收，并對接收后的數據進行降速處理；
[0021]所述大容量數據存儲電路，具體用于將經降速處理后的數據通過交疊存儲的方式存儲到兩個內存單元中。
[0022]進一步的，所述時鐘電路包括頻率合成器和參考時鐘振蕩器，用于產生IGHz時鐘信號提供給所述高速ADC作為轉換器時鐘；還用于產生同源的62.5MHz取樣主時鐘和觸發同步時鐘，分別提供給取樣速率發生器和所述觸發電路。
[0023]進一步的，所述觸發電路包括觸發形成電路和觸發內插電路；
[0024]所述觸發形成電路用于觸發源選擇、觸發條件控制以及異步觸發脈沖形成；
[0025]所述觸發內插電路用于內插脈沖形成、內插脈沖擴展和脈沖寬度測量。
[0026]本發明能夠達到以下有益效果:
[0027]本發明的示波器包括:低噪聲通道單元、高分辨率數據采集與大容量數據存儲單元、時基與觸發單元、接口與控制單元、微處理器、系統電源以及人機交互單元；所述低噪聲通道單元，與所述高分辨率數據采集與大容量數據存儲單元、時基與觸發單元以及接口與控制單元連接，用于對輸入信號進行低噪聲放大和噪聲隔離；所述高分辨率數據采集與大容量數據存儲單元，用于對所述低噪聲通道單元輸出的信號進行高分辨率的數據采集和大容量存儲；所述時基與觸發單元，包括時鐘電路和觸發電路，分別用于提供時鐘信號和測定采樣數據。達到了以下效果:垂直分辨率高、噪聲基底低、動態范圍大、易于實現大動態范圍及小信號的高精度測試以及測試精度及效率高。
【附圖說明】
[0028]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0029]圖1是本發明高分辨率數字存儲示波器的結構圖；
[0030]圖2是本發明低噪聲通道單元的結構圖；
[0031]圖3是本發明高分辨率數據采集與大容量數據存儲單元的結構圖；
[0032]圖4是本發明時鐘電路的結構圖；
[0033]圖5是本發明觸發電路的結構圖。
【具體實施方式】
[0034]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0035]本發明提出了一種分辨率12bit，動態范圍可以達到60dB，可識別的信號幅度變化范圍達到0.024%的高分辨率數字存儲示波器設計技術及實現方法，全帶寬范圍內開路噪聲基底只有500 μ V，在進行高速數據采集時，最大可進行2Gpts (數據樣點)的連續存儲。
[0036]以下通過一具體實例來進行說明:
[0037]實施例一
[0038]圖1是本發明高分辨率數字存儲示波器的結構圖；如圖所示，該示波器低噪聲通道單元、高分辨率數據采集與大容量數據存儲單元、時基與觸發單元、接口與控制單元、微處理器、系統電源以及人機交互單元；
[0039]所述低噪聲通道單元，與所述高分辨率數據采集與大容量數據存儲單元、時基與觸發單元以及接口與控制單元連接，用于對輸入信號進行低噪聲放大和噪聲隔離；
[0040]所述高分辨率數據采集與大容量數據存儲單元，用于對所述低噪聲通道單元輸出的信號進行高分辨率的數據采集和大容量采集數據的存儲；
[0041]所述時基與觸發單元，包括時鐘電路和觸發電路，分別用于提供時鐘信號和測定采樣數據與觸發點時間間隔；
[0042]所述人機交互單元、微處理器以及接口與控制單元順次連接，用于根據用戶的指令完成對該示波器的控制與處理結果的顯示；
[0043]所述系統電源用于為上述各單元提供電源。
[0044]低噪聲通道單元采用低噪聲放大器與噪聲隔離技術，實現ImV/格檔位的開路噪聲小于0.5格，帶寬500MHz ο
[0045]圖2是本發明低噪聲通道單元的結構圖；
[0046]如圖所示，所述低噪聲通道單元包括順次連接的固定衰減器、阻抗衰減器以及集成可控增益放大器；
[0047]其中，所述固定衰減器，用于功率電平調整；
[0048]所述阻抗變換電路，用于實現50Ω和1ΜΩ的輸入阻抗變換；該阻抗變換電路包括一機械開關和一 50 Ω對地電阻；
[0049]所述集成可控增益放大器，包括預放大器、程控衰減器以及后放大器，分別用于實現信號的放大、步進衰減以及輸出驅動；該集成可控增益放大器提供兩路源信號:第一路信號用于輸出到所述高分辨率數據采集與大容