一種通用檢測板卡的制作方法
【技術領域】
[0001]本發明屬于測試儀器技術領域，特別涉及一種通用檢測板卡的設計技術。
【背景技術】
[0002]在軍民通信領域，裝備了各種型號的通信設備，大量通信設備的故障檢測離不開各種維修檢測設備，特別是專用通信領域，被檢測的設備型號繁多，通信接口多種多樣，各型號的通信設備通過各種有線通信接口和無線射頻接口進行互聯組網，其有線通信接口包括模擬用戶V 口、數字用戶K 口、群路El接口、群路A接口、群路B接口、群路HDLS接口、光接口、V.35接口、V.24接口、RS232接口、RS485等十多種接口 ；檢測設備的需求往往比實裝的通信設備數量要少很多，并且對相同的被檢測設備的檢測，因需求部門不同呈現多元化的趨勢。但為了保障種類繁多、接口多樣的被檢測設備的正常工作，其檢測設備必不可少。目前，各種維修檢測設備大多根據具體的檢測需求，最常見的是采用自定義的專用的檢測板卡技術，也有采用基于某一標準的測試總線構建的檢測板卡，如PXI總線。按照傳統思路開發各種專用的檢測板卡或者專用檢測設備勢必造成檢測設備功能單一、通用性差、成本高、重復開發和資源浪費。
[0003]現有技術中，通信設備的檢測設備多種多樣，檢測設備的構成既有專用測試板卡，也有基于標準測試儀器總線的檢測板卡。其構成和檢測方法也各不相同，適用范圍也各不相同，在中國專利申請號CN 103176068A，名稱為一種基于總線的測試模塊，公開了一種基于PXI總線的數字測試模塊，包括PXI總線接口電路，FPGA內部功能電路，前端驅動電路，同步觸發電路，可變時鐘控制電路等。采用PXI總線結構，可以方便地集成于計算機自動測試系統中，但是，該測試模塊為單一的PXI總線接口模塊；
專利申請號為CN103368667A，名稱基于PXI總線構架的射頻測試單元，公開了一種基于PXI總線構架的射頻測試單元。利用了 PXI總線的開放性、模塊化儀器總線構建射頻測試單元，但是，該測試模塊只能兼容一種測試總線，并且射頻接口模塊和PXI接口總線是一體化設計，如果被測試設備頻段變化，需要重新設計本檢測單元而不是不是僅僅改變射頻接口電路模塊，該單元的通用性受到一定的限制。
[0004]總之，當前的檢測板卡和檢測設備的構成要么是傳統的專用CPU總線的測試技術，要么是基于某單一的測試儀器總線技術，無既兼容傳統CPU總線架構和又兼容當前主流的儀器總線標準的技術的檢測板卡。
【發明內容】
[0005]本發明是要解決現有通信設計檢測設備功能單一、通用性差、功能擴展需重新開發、成本高等缺點和問題。提出了一種針對各種通信設備不同通信接口進行故障檢測的通用檢測板卡，該通用檢測板卡采用并行CPU總線、標準的PXI總線和以太網總線相融合的技術，并在接口上采用通用檢測底板插接不同專用通信接口檢測模塊的思路，實現通用檢測板卡測試總線的通用性和通信接口檢測的通用性。通用檢測板卡既可以形成單獨的檢測儀器，也可以多個相同的通用檢測板卡和不同的專用通信接口模塊組合，配上機箱形成傳統的臺式檢測儀器，還可以配置標準的PXI機箱和PXI控制器，形成標準的PXI檢測儀器；為了實現上述發明目的，本發明的技術方案是:
一種通用檢測板卡，其特征在于:電源電路(I)、CPCI連接器Jl (2)、CPCI連接器J2
(3)、PXI接口電路(4)、ARM9處理器模塊(5)、FPGA電路(6)、專用通信接口檢測模塊連接器(7)、RJ45以太網連接器(9)和66芯接口信號連接器(8)組成通用檢測板卡底板，滿足3U結構標準，長為160mm，寬為10mm ;其中:
所述電源電路(I)由電源轉換電路(101)和電源連接器(102)組成。電源轉換電路
(101)將CPCI連接器Jl (2)或者電源連接器(102)送來的±12V電源、+5V電源和+3.3V電源經過濾波處理和電壓轉換處理，轉換為通用檢測板卡內部各功能電路所需要的±12V、+5V、+3.3V、+2.5V、+1.8V 和 +1.2V 電源；CPCI 連接器 Jl (2)上的 ±12V 電源、+5V 電源和+3.3V電源的管腳分布滿足CPCI標準；為了讓通用檢測板卡單獨加電，電源連接器(102)的管腳上定義了 ±12V電源、+5V電源和+3.3V電源三組電源信號，當不焊接CPCI連接器Jl
(2)時通過電源連接器(102)實現對通用檢測板卡的單獨加電。
[0006]所屬CPCI連接器Jl (2)為滿足CPCI標準的連接器，被用作32位PCI接口信號。所屬CPCI連接器J2 (3)為滿足CPCI標準的連接器，在PXI標準中，被用作64位PCI信號和PXI增加的信號。本發明將該連接器上信號重新定義，其中的PCI_AD[63..32]共32個信號用作CPU總線的32為數據總線信號CPU_DATA[31..0]，將PXI增加的本地總線信號PXI_LBL[12..0]和PXI_LBR[12..0]共26個信號用作CPU總線的地址信號CPU_ADDR[19..0]和CPU總線讀寫控制信號，CPU總線讀寫控制信號包括讀CPU_RD、寫CPU_WR、片選CPU_CS和中斷信號CPU_INIT ^fPCI_C/BE#[7..4]共4信號用作連接ARM9處理器模塊(5)的以太網接口的以太網數據正ETH_RX+、收數據負ETH_RX-、發數據正ETH_TX+和發數據負ETH_TX_。
[0007]所屬PXI接口電路(4)包括完成32位PCI總線的接口芯片PCI9054及其外圍電路，完成驅動PXI所增加的觸發信號PXI_TRG、同步時鐘信號CLKlOM和星型觸發信號PXI_STAT的驅動芯片IDTQS3861及其外圍電路。
[0008]所屬ARM9 處理器模塊(5)由 ARM9、NAND FLASH、FPGA, SDRAM, NAR FLASH, I 路以太網接口和模塊連接器等電路組成。其中，該模塊的CPU總線連接到FPGA(601)和CPCI連接器J2 (2)上，以太網接口連接到RJ45以太網連接器(9)和CPCI連接器J2 (2)上。
[0009]所屬FPGA 電路(6)由 Xilinx 公司的 Spartan_3A 系列 FPGA(601)芯片XC3SD3400A、FPGA的配置電路(602)、FPGA的系統時鐘(603)和FPGA外圍I/O驅動芯片(604)組成。FPGA(601)的普通I/O信號經過驅動芯片(604)后送到專用通信接口檢測模塊連接器(7)的64芯連接器B (702)上，用于和專用通信接口檢測模塊連接器(7)上所插接的專用通信接口檢測模塊接口電路進行時鐘、數據和控制信息的傳輸。
[0010]所屬專用通信接口檢測模塊連接器(7)由兩個普通的2.54_孔間距、高度可變的64芯板間對插連接器座子組成。其中，64芯連接器B (702)上定義了 52個管腳的普通I/O信號，這52個信號從FPGA(601)的普通I/O信號經過雙向驅動芯片(604)后送來，定義了 12個地信號為I/O信號提供回路，40個I/O信號和8個地信號合理相間分布于64芯連接器B (702)上；64芯連接器A (701)上定義了+12V、+5V、+3.3V三組電源共6個管腳的電源信號，為專用通信接口檢測模塊供電，定義了 12個地信號，定義了 46個管腳的普通I/O接口信號，這46個管腳信號連接到66芯接口信號連接器(8)上，然后通過外部的接口測試電纜和被測試設備對應通信接口互聯，這46個管腳的信號可根據專用通信接口檢測模塊對外提供的接口信號功能自行定義。
[0011]所屬66芯接口信號連接器(8)為J30J系列66芯微矩形連接器，焊接在通用檢測板卡印制板上，然后通過外部的接口測試電纜和被測試設備對應通信接口互聯。
[0012]所屬RJ45以太網連接器(9)為標準的RJ45水晶頭，用于連接ARM9處理器模塊(5)的以太網接口。
【附圖說明】
[0013]圖1、總體示意圖。
[0014]圖2、基于CPU總線構建的通用檢測板卡及其整機檢測設備硬件框圖。
[0015]圖3、基于PXI總線構建的通用檢測板卡及整機檢測設備硬件框圖。
[0016]圖4、基于以太網總線構建的通用檢測板卡及整機檢測設備硬件框圖。
[0017]圖5、本發明與不同通信接口檢測模塊組合成多種接口功能檢測板卡示意圖。
[0018]
【具體實施方式】
[0019]當通用檢測板卡以并行CPU總線構建整機檢測設備時候，其通用檢測板卡的實現方式如下:
通用檢測板卡可以通過傳統的CPU總線構建基于并行CPU總線的檢測儀器。采用通用檢測板卡和不同的專用通信接口檢測模塊進行組合，形成不同通信接口檢測功能板卡，其中一塊通信接口檢測板卡作為主控單元，其余通信接口檢測板卡作為擴展單元，一塊主控單元、數塊擴展單元和相應的背板以及機箱組合成一臺滿足某種檢測需求的整機檢測設備。作為主控單元的通用檢測板卡由電源電路(I)、ARM9處理器模塊(5)、FPGA電路(6)、CPCI連接器J2 (3)、CPCI連接器Jl (2)、專用通信接口檢測模塊連接器(7)、66芯接口信號連接器(8)組成；作為擴展單元的通用檢測板卡和主控單元相比，無需貼裝ARM9處理器模塊(5)。
[0020]當主控單元和擴展單元組成一臺整機檢測設備時，整機電源通過背板由CPCI連接器Jl (2)對本檢測板卡供電，在板卡內部由電源電路(I)實現本單元的電源處理和電壓轉換。
[0021]主控單元的ARM9處理器模塊(5)作為整機檢測設備的控制器，負責整機檢測設備的協調控制和軟件協議的處理，對上通過CPCI連接器J2 (3)的以太網口，然后通過背板到整機檢測設備對外的以太網口連接器，和人機界面如PC機進行整機檢測設備所有檢測控制命令和檢測結果信息的交互；對下通過CPU總線CPU_BUS和本單元的FPGA進行測試控制命令、測試結果和測試協議等信息的交互，控制完成本單元通信接口的檢測功能，和其它擴展單元通過CPU總線CPU_BUS由本單元的CPCI連接器J2 (3)連接到背板上，再由背板連接到其它擴展單元的CPCI連接器J2 (3)上，實現和擴展單元的檢測控制命令、測試結果和測試協議等信息的交互，控制擴展單元完成擴展單元的通信接口的檢測功能。主控單元FPGA電路(6)在ARM9處理器模塊(5)控制下進行邏輯處理，產生測試數據并進行測試結果處理，和本單元對應的專用通信接口檢測模塊一起實現被檢測通信接口的檢測。擴展單元的CPCI連接器J2 (3)將CPU_BUS連接到本單元的FPGA(601)上，FPGA電路(6)在主控單元ARM9處理器模塊(5)控制下進行邏輯處理，產生測試數據并進行測試結果處理，和本單元對應的專用通信接口檢測模塊一起實現被被檢測通信接口的檢測。
[0022]當通用檢測板卡以PXI總線構建整機檢測設備時候，其通用檢測板卡的實現方式如下:
通用檢測板卡可以實現32位PXI總線標準的通用檢測板卡，構建基于PXI總