一種壓力計芯片結構及其制備方法
【技術領域】
[0001] 本發明屬于微電子機械系統（MEMS)傳感器設計領域，涉及一種壓力計芯片結構 及其制備方法。
【背景技術】
[0002] MEMS(Micro Electro Mechanical System)即微電子機械系統，是新興的跨學科 的高新技術研宄領域。基于MEMS技術制造壓阻式壓力傳感器由于其出色的精準度和可靠 度以及相對便宜的制造成本在現代的市場中得到廣泛的應用。自從20世紀50年代中期 發現了硅材料的壓阻特性，硅基的壓阻式壓力傳感器就被廣泛的應用。壓阻式傳感器的工 作原理是在一個方形或者圓形的硅應變薄膜上通過擴散或者離子注入的方式在應力集中 區制作四個壓力敏感電阻，四個電阻互聯構成惠斯頓電橋。當有外界壓力施加在硅應變膜 上，壓敏電阻區域由于應變膜彎曲產生應力，通過壓敏電阻的壓阻特性，將應力轉換為電阻 值的變化，最后通過惠斯頓電橋將電阻值的變化轉換為輸出電壓，通過對輸出電壓與壓力 值進行標定可以實現對壓力的測量。典型的壓阻式壓力傳感器的結構主要包含硅應變膜、 玻璃底座以及硅應變膜和玻璃底座之間的密閉空腔，在（110)晶面的硅片上通過各向異性 濕法腐蝕的方式進行制作硅應變膜和空腔，并與玻璃通過陽極鍵合完成空腔的密閉，空腔 的側面為（111)晶面。上述壓力計傳感器結構具有工藝簡單、技術成熟以及易于批量化生 產的優點，并因此得到了廣泛的應用。上述結構存在的缺點是空腔的側面與硅應變膜存在 54. 7度的傾角，空腔底部所需要的尺寸遠遠大于硅應變膜的尺寸，芯片實際尺寸受到上述 問題的限制無法做到非常小；同時芯片的厚度受到硅片厚度的限制無法變薄到理想厚度， 限制了壓阻式壓力傳感器在芯片一些厚度敏感領域的應用。
【發明內容】
[0003] 本發明的目的在于針對上述問題，提出一種新式壓阻式壓力計芯片結構及其制備 方法，優選采用TSV(through Siliconvia-娃通孔）后通孔技術實現。該結構的壓力計芯 片結構相比典型器件結構具有芯片尺寸小、自封裝的優點；該設計加工工藝流程與常規微 納加工技術兼容，器件加工成本低，具有較高的成品率；該結構的壓力計芯片結構擁有較薄 的芯片厚度而且同時適用于芯片正面向上的壓焊封裝方式和芯片正面向下的倒裝焊封裝 方式，具有較廣闊的應用領域。
[0004] 為實現上述目的，本發明采用的技術方案如下：
[0005] 一種壓力計芯片結構，包括：壓敏電阻、重摻雜接觸區、鍵合面金屬引線、金屬填 充孔、芯片表面金屬引線，硅應變膜、玻璃底座以及硅應變膜和玻璃底座之間的密封空腔， 所述硅應變膜為與玻璃底座鍵合并在非鍵合面上進行了減薄處理的硅片，所述空腔為位于 玻璃底座內并通過玻璃底座與硅應變膜的陽極鍵合形成的密封空腔，所述壓敏電阻位于硅 應變膜的鍵合面上并密封在上述空腔內，所述鍵合面金屬引線位于硅應變膜鍵合面上并通 過重摻雜接觸區與壓敏電阻實現電信號連接，所述鍵合面金屬引線表面存在一層絕緣介質 層，所述金屬填充孔是硅應變膜中由金屬填充的通孔，所述芯片表面金屬引線位于芯片表 面，并通過金屬填充孔實現與鍵合面金屬引線的電連接。
[0006] 進一步地，所述減薄處理包括CMP工藝或者濕法腐蝕（各向同性腐蝕和各向異性 腐蝕）工藝。
[0007] 進一步地，所述絕緣介質層是在完成鍵合面金屬引線制作后，通過PECVD (Plasma Enhanced Chemical Vapor Deposition-等離子體增強化學氣相沉積）方式淀積并通過 CMP (chemical mechanical polishing-化學機械拋光）工藝進行平整化處理得到。
[0008] 進一步地，所述金屬填充孔是利用TSV后通孔技術完成通孔制作后，通過電鍍的 方式完成金屬在通孔內的填充得到，通孔以外的金屬通過CMP工藝去除并同時完成芯片表 面平整化處理。
[0009] 進一步地，所述TSV后通孔技術是指在硅片與玻璃底座陽極鍵合、硅片減薄處理 完成后再利用DRIE (De印Reactive Ion Etching-深反應離子刻蝕）工藝或者激光打孔工 藝在硅應變膜中制作通孔的技術。
[0010] 進一步地，所述硅應變膜鍵合面上具有引線孔，所述鍵合面金屬引線位于引線孔 中。
[0011] 一種壓力計芯片結構的制備方法，其步驟包括：
[0012] 1)在硅片正面制作壓敏電阻以及重摻雜接觸區；
[0013] 2)在硅片正面制作引線孔和金屬引線，形成鍵合面金屬引線，然后在硅片正面淀 積絕緣介質層并通過CMP工藝進行平整化處理；
[0014] 3)在玻璃片正面制作空腔；
[0015] 4)將硅片的正面與玻璃片的正面進行對準陽極鍵合，形成硅玻璃鍵合片，所述壓 敏電阻密封在空腔內；
[0016] 5)對硅片的非鍵合面進行減薄處理，并在減薄后的硅面上淀積絕緣介質層；
[0017] 6)在淀積有絕緣介質層的硅面光刻及刻蝕通孔，直至露出鍵合面金屬引線，然后 在娃面、通孔內淀積一層絕緣介質層；
[0018] 7)干法刻蝕絕緣介質層直至露出鍵合面金屬引線；
[0019] 8)在硅面、通孔內淀積金屬擴散隔離層和種子層；
[0020] 9)在通孔內填充金屬，并制作芯片表面金屬引線；
[0021] 10)劃片，芯片制作完成。
[0022] 上述步驟1)中，通過離子注入或者雜質擴散的方式在硅片正面制作壓敏電阻以 及重摻雜接觸區。
[0023] 上述步驟2)、5)和6)中，可以采用PECVD的方式淀積絕緣介質層，絕緣介質層可 以是SiO2、低應力Si 3N4或者有機材料絕緣層等。
[0024] 上述步驟3)中，可以通過干法刻蝕或者濕法腐蝕的方式在所述玻璃片正面制作 空腔。
[0025] 上述步驟5)中，可以通過濕法腐蝕（各向同性腐蝕和各向異性腐蝕）或者化學機 械拋光的方式對硅片的非鍵合面進行減薄處理。
[0026] 上述步驟8)中，金屬擴散隔離層和種子層可以采用金屬Ti或者Ta。
[0027] 上述步驟9)中，可以采用電鍍的方式在通孔內填充金屬。
[0028] 上述步驟9)中還包括：在通孔內填充金屬后，通過CMP方式去除硅片表面金屬、種 子層和擴散隔離層并完成表面平整化處理。
[0029] 本發明為MEMS領域的設計和工藝人員提供了一種基于TSV后通孔技術的壓力計 芯片結構及其制作方法，這種方法加工的壓力傳感器具有穩定的性能、較高的工藝可靠性， 更小的芯片尺寸和芯片成本以及更廣闊的應用領域。具體來說，本發明具有以下優勢：
[0030] 1)本發明的壓力計芯片結構在完成空腔密封的同時保證了壓敏電阻區域與外界 環境隔離，節約了封裝成本還使芯片能夠在嚴苛的環境下工作；
[0031] 2)本發明的壓力計芯片結構，由于空腔制作于玻璃片上，不受硅片晶向的限制，不 存在由于硅片各向異性腐蝕照成的芯片尺寸增大的問題，該芯片結構能夠有效降低芯片尺 寸，降低芯片的成本；
[0032] 3)本發明壓力計芯片的厚度不受硅片厚度的影響，芯片較薄而且由于引出電極位 于芯片表面使得該芯片同時適用于芯片正面向上的壓焊封裝方式和芯片正面向下的倒裝 焊封裝方式，具有較廣闊的應用領域；
[0033] 4)本發明采用了硅玻璃陽極鍵合，不存在硅硅高溫鍵合工藝中的高溫度、鍵合界 面高平整度的要求。陽極鍵合設備具有較高普及率，鍵合溫度低而且對鍵合界面的平整度 和顆粒污染要求不尚，能夠有效提尚芯片的工藝成品率；
[0034] 5)本發明的壓力計芯片結構在完成鍵合面金屬引線的制備后利用CMP工藝對待 鍵合硅面做平整化處理，可以有效的提高硅玻璃陽極鍵合的氣密性和強度，提高芯片長期 可靠性；
[0035] 6)本發明的壓力計芯片結構通過鍵合界面絕緣介質層的制備有效避免了陽極鍵 合過程中的高能離子對鍵合面金屬引線的損耗，可以有效提高金屬電信號連接的可靠性。
【附圖說明】
[0036] 圖1為具體實施例中壓力計芯片結構工藝流程示意圖，其中：
[0037] 圖I (a)為表面存在>氧化娃層的基片的不意圖；
[0038] 圖I (b)為在硅基片上完成壓敏電阻制作的示意圖；
[0039] 圖1(c)為在硅基片上完成重摻雜接觸區制作的示意圖；
[0040] 圖1(d)為在硅基片上制作金屬接觸孔和金屬引線的示意圖；
[0041] 圖I (e)為硅片表面淀積二氧化硅層并完成化學機械拋光的示意圖；
[0042] 圖1(f)為玻璃片完成空腔腐蝕的示意圖；
[0043] 圖1(g)為硅片正面和玻璃片正面陽極鍵合的示意圖；
[0044] 圖1(h)為硅片減薄示意圖；
[0045] 圖l(i)為在硅面表面淀積二氧化硅層鈍化層示意圖；
[0046] 圖l(j)為在硅面光刻、刻蝕通孔的示意圖；
[0047] 圖l(k)為在硅面的通孔內填充二氧化硅層隔離層示意圖；
[0048] 圖1(1)為刻蝕硅面通孔底部二氧化硅層示意圖；
[0049] 圖l(m)為在通孔內淀積金屬擴散隔離層和種子層示意圖