路的特點也 在于：
[0029] 所述位替換控制電路按如下方式獲得：
[0030] 假設所述距離寄存器的位數為g ;
[0031] 當g = 1時，利用式⑴獲得所述位替換控制電路的輸出邏輯函數和 ，從而根據所述輸出邏輯函數和￡義2*設計所述位替換控制電路；
【主權項】
1. 一種并行折疊計數器狀態向量的選擇生成方法，包括：n位的二進制數的折疊種子 向量和與所述折疊種子向量對應的η個狀態向量；記所述η位的二進制數的折疊種子向量 為S = [S1S2…Sj…Sn] ;Sj表示所述折疊種子向量S中第j個二進制位；s i表示第1個二進 制位，即最高二進制位；Sn表示第η個二進制位，即最低二進制位；1彡j彡η ;記與所述折 疊種子向量s對應的η個狀態向量為X= (X1, x2,-^xi,…，χη}七表示與所述折疊種子向 量s對應的第i個狀態向量；I < i < η ;記與所述η個狀態向量X中的每個狀態向量依次 對應的折疊距離值為{〇, 1，…，i-Ι，…，n-1} ;i-l表示與第i個狀態向量Xi對應的折疊距 離值；其特征是， 所述選擇生成方法是按如下步驟進行目標狀態向量的選擇生成： 步驟1、假設目標狀態向量為第i個狀態向量xi; 步驟2、定義初始翻轉控制向量為Vci= [V1V2…ν/··νη] Wi表示所述初始翻轉控制向量 Vci中第i個二進制位；V i表示第1個二進制位，即最高二進制位；V n表示第η個二進制位， 即最低二進制位；η表示所述初始翻轉控制向量Vtl的長度，當i為奇數時，V i= 1 ;當i為偶 數時，Vi= O ; 步驟3、用所述折疊距離值i-Ι的二進制數中最低二進制位分別替換所述初始翻轉控 制向量％中從第i個二進制位V i到第η個二進制位V n的所有η-i+l位二進制位；從而獲 得翻轉控制向量Vc/ =Iiv1VfVi' %νη' ];ν/表示替換后的第i個二進制位； 步驟4、將所述翻轉控制向量Vt/與所述折疊種子向量s按位依次進行異或運算，從而 獲得所述第i個狀態向量Xi，即所述目標狀態向量。
2. -種基于并行折疊計數器狀態向量選擇生成方法的硬件電路，其特征是包括：η位 用于寄存二進制數的折疊種子向量的種子寄存器、「log2?l位用于寄存折疊距離值的距離 寄存器、η位用于寄存初始翻轉控制向量的參考寄存器、η個二選一多路器、η個異或門以及 位替換控制電路； 記所述距離寄存器的「l〇g2?l位從高位到低位依次為1^「一十2,…，A ; 記所述種子寄存器的η位從高位到低位依次為S1, S2，…，Sn; 記所述參考寄存器的η位從高位到低位依次為V1, V2，…，Vn; 記η個所述二選一多路器的使能端從高位到低位依次為E1, E2，…，En; 記η個所述二選一多路器的一路輸入端從高位到低位依次為A1, A2，…，An; 記η個所述二選一多路器的另一路輸入端從高位到低位依次為B1, B2，…，Bn; 記η個所述二選一多路器的輸出端從高位到低位依次為F1, F2，…，Fn; 記所述位替換控制電路的輸入端從高位到低位依次為7「k>g2J「i〇g2 ?1-2，…Jo; 記所述位替換控制電路的輸出端從高位到低位依次為O1, O2，…，On; 所述距離寄存器的「1〇&糾位從高位到低位1)「1。&屮， 1)「￥"1-2，一^與所述位替換控制 電路的「l〇g2 個輸入端從高位到低位…，Λ依次相連； 所述位替換控制電路的η個輸出端從高位到低位O1, O2，…，On與所述η個二選一多路 器的使能端從高位到低位E1, E2，…，En依次相連； 所述η個二選一多路器的一路輸入端從高位到低位A1, A2，…，An與所述參考寄存器的 η位從高位到低位V1, V2，…，Vn依次相連； 所述η個二選一多路器的另一路輸入端從高位到低位B1, B2，…，Bn與所述距離寄存器 的Dtl位分別相連； 所述二選一多路器的輸出端從高位到低位F1, F2，…，Fn與所述種子寄存器的η位從高 位到低位S1, S2，…，5"通過所述η個異或門進行異或運算，從而獲得目標狀態向量。
3.根據權利要求2所述的基于并行折疊計數器狀態向量選擇生成方法的硬件電路，其 特征是：所述位替換控制電路按如下方式獲得： 假設所述距離寄存器的位數為g ; 當g = 1時，利用式（1)獲得所述位替換控制電路的輸出邏輯函數和^^， 從而根據所述輸出邏輯函數svP設計所述位替換控制電路；
當g = 2時，利用式（2)獲得位替換控制電路的輸出邏輯函數 腿以2S 、ENg〇s-2、、EN，熱ENg2S , 從而根據所述輸出邏輯函數 3,、設計所述位替換控制電路；
當g = 3時，利用式（3)獲得位替換控制電路的輸出邏輯函數 研g(2?"-7)、研、冊g(2s-41、冊、研g(2s-21、冊 g(2s-1)和餅# ' 從而根據所述輸出邏輯函數 計所述位替換控制電路；
當g = m，且m > 3時；利用式（4)獲得所述位替換控制電路的輸出邏輯函數 五氣(2s-(2s-1))、 f(2x-(2s-2))、…、^g{2s-(2s-Z ts 12)) ' 五·^(2g-(2[2Β/2+1))、…、五氣(2*-I)、if 2*， 從而根據所述輸出邏輯函數 五氣(2s-(2s-I))、服?-(；：*-；：))、 ^^(2^-(2--2^/2+1))' ' ^g[2^\Y^W EN 設計所述位替換控制電路；
4.根據權利要求2所述的基于并行折疊計數器狀態向量選擇生成方法的硬件電路，其 特征是：所述參考寄存器所存儲的η位邏輯值的偶數位可用高電平替代，η位邏輯值的奇數 位可用低電平替代。
【專利摘要】本發明涉及一種并行折疊計數器狀態向量的選擇生成方法及其硬件電路，其特征是：建立初始翻轉控制向量、折疊距離及對應的翻轉控制向量三者之間的邏輯關系；通過折疊距離的譯碼輸出，實現對初始翻轉控制向量的選擇性位替換，生成與折疊距離對應的翻轉控制向量，再將生成的翻轉控制向量與折疊種子向量按位依次進行異或運算，從而實現折疊計數器狀態向量的選擇生成。本發明能對給定的折疊種子向量和折疊距離值，直接生成該折疊距離值所對應的狀態向量，從而顯著提高確定性BIST測試向量的生成效率，避免冗余狀態向量生成，降低電路測試時間和測試功耗。
【IPC分類】G01R31-319, G01R31-3183, G01R31-3187
【公開號】CN104635148
【申請號】CN201510080476
【發明人】易茂祥, 余成林, 方祥圣, 梁華國, 歐陽一鳴, 黃正峰
【申請人】合肥工業大學
【公開日】2015年5月20日
【申請日】2015年2月13日