一種片上波形的測量機構及其在建立時序庫的應用方法
【技術領域】
[0001]本發明屬于集成電路可制造性設計領域，涉及一種片上波形的測量機構和利用物理測量建立標準單元時序庫的方法。
【背景技術】
[0002]片上波形測量在超大規模集成電路片上信號完整性分析領域有廣泛的應用，增強了對電路參數動態變化的監測，為芯片的性能測試提供重要的技術手段。使用物理測量建立時序庫的方法，有效提高了標準單元的時序參數的測量精度，為評估新工藝設備的穩定性，制定新工藝節點的版圖設計規則以及產品可靠性檢測提供了重要手段。
[0003]傳統片上波形捕捉電路如圖1所示，其端口包括:待測信號輸入(T端)，用于接收待測信號；采樣信號輸入(S端)，用于接收采樣信號；輸出端(O端)，用于輸出捕捉到的波形信號。
[0004]如圖1所示，傳統片上波形捕捉電路包含一個選擇開關、一個采樣電容和一個電壓跟隨器。待測信號連接開關的輸入端(T端)，采樣信號連接開關的控制端(S端)，開關的輸出端連接采樣電容和電壓跟隨器的輸入端，波形輸出端連接到電壓跟隨器的輸出端(O端)O
[0005]傳統片上波形捕捉電路有兩種工作模式:一種工作模式是待測信號頻率遠小于采樣信號頻率，通常要求有數量級上的差異，這種工作模式限制了待測信號頻率的上限以及采樣精度；另一種工作模式是待測信號頻率與采樣信號頻率保持微小的差值，這種工作模式的采樣輸出結果會將原始的待測信號在時域上放大，但由于采樣信號的非理想特性，采樣輸出結果會存在大量的干擾。
[0006]標準單元庫是集成電路自動化設計的基礎。在數字電路設計中，運用標準單元進行自動邏輯綜合和版圖布局布線，可以極大地提高設計效率，加快產品進入市場的速度。在市場競爭激烈的今天，各集成電路制造廠商都擁有與各自工藝線相對應的標準單元庫。
[0007]傳統的標準單元庫的設計方法，依賴于單元電路特征性能模型仿真。晶體管模型反映了晶體管的關鍵交直流參數及不同工藝情況、溫度等條件下器件的特性表現。模型仿真的結果對工藝廠商制定版圖設計規則及電參數等表征工藝狀況的一系列技術資料有很大幫助，然而，實際電路受設計和制造過程中不確定因素的影響，仿真結果的精確性有很大局限。
【發明內容】
[0008]本發明的目的在于提供一種克服現有片上波形測量缺陷的片上波形的測量機構；并利用片上波形的測量機構，提供一種克服傳統標準單元庫設計缺陷的物理測量方法。
[0009]為實現上述目的，本發明所采取的技術方案是:片上任意波形的測量機構由多路片上波形捕捉電路并聯組成；通過連線長度的調節來控制測量時的關鍵信號的延時。
[0010]所述片上波形捕捉電路由兩級采樣保持電路級聯組成。
[0011]所述片上波形捕捉電路的待測信號和采樣信號存在一定的頻率差，實現對片上周期性波形信號的時域放大和測量。
[0012]利用本發明的片上任意波形的測量機構在建立時序庫的應用方法:利用所述的片上任意波形的測量機構對片上單元的時序參數進行物理測量，通過波形信號的時域放大，可達到亞皮秒的測量精度；利用基于充放電的電容測量技術對負載電容進行測量。
[0013]所述基于充放電的電容測量技術，通過控制開關的通斷，對電容先充電至指定電壓，隨后釋放電容上的電荷，通過測量電容充放電的電流，計算得到電容值。
[0014]與現有技術相比，本發明能有效提高待測信號的頻率上限，增強波形測量時的抗干擾能力。此外，利用片上波形的測量機構，能實現標準單元時序參數的物理測量，有效提高標準單元庫設計時的參數精確性。
【附圖說明】
[0015]圖1為傳統片上波形捕捉電路的原理圖；
[0016]圖2(a)為本發明的片上波形捕捉電路的原理圖，圖2(b)為兩路采樣信號生成的電路原理圖，圖2(c)為待測信號、兩路采樣信號和采樣輸出結果的波形示意圖；
[0017]圖3為本發明的片上波形的測量機構的示意圖；
[0018]圖4為利用片上波形的測量機構進行觸發器的時序測量的示意圖；
[0019]圖5為基于充放電的電容測量技術的電路原理圖。
【具體實施方式】
[0020]以下將參照附圖結合具體的實施例來詳細描述本發明。然而發明的實施方式不應該限于這里闡述的實施例。
[0021]圖2 (a)所示的電路原理圖中，片上波形捕捉電路包括以下3個輸入端和I個輸出端:
[0022]待測信號輸入端(Signal端)，用于接收待測輸入信號；
[0023]—級采樣輸入端(Samplingl端)，用于接收一級采樣輸入信號；
[0024]二級采樣輸入端(Sampling2端)，用于接收二級采樣輸入信號；
[0025]波形輸出端(Osc端)，用于輸出采樣結果的波形；
[0026]圖2(a)示出的片上波形捕捉電路包含兩個級聯的采樣保持電路。采樣保持電路由傳輸門、采樣電容和電壓跟隨器等組成。一級采樣保持電路的傳輸門的信號輸入端與待測信號相連，一級采樣保持電路的傳輸門的控制端與一級采樣輸入信號相連，二級采樣保持電路的傳輸門的控制端與二級采樣輸入信號相連，二級采樣保持電路的傳輸門的信號輸入端與一級米樣保持電路的電壓跟隨器輸出相連，傳輸門的信號輸出端與米樣電容一端相連，同時也與電壓跟隨器輸入端相連，采樣電容另一端接地。
[0027]圖2(b)示出兩級采樣信號生成的電路示意圖。外部輸入的一路采樣信號Sampling經過延時電路單元(Delay Unit)后，生成圖2(a)中片上波形捕捉電路所需的一級采樣信號Samplingl ;—級采樣信號Samplingl經過延時電路單元后，與外部輸入的采樣信號Sampling—起作為與門的輸入，與門的輸出即為二級采樣信號Sampling〗。
[0028]圖2(c)示出待測信號、兩路采樣信號和采樣輸出結果的波形示意