本發明屬于瞬時電壓測量領域，具體地涉及一種關于繼電器抖斷抖閉時間的測量方法。
背景技術：
繼電器觸點對抖斷抖閉時間的測量屬于瞬時電壓的測量。
該類測量系統的基本原理，根據有無數模轉換的過程可分為模擬法和數字法。
模擬法中，用已知的恒定電壓源激勵被測接觸對，通過放大并測量接觸對兩端電壓變化。為了達到較高的測試精度，就必須提高模擬過程轉換速率，同時克服外界干擾，由此帶來的電路成本大大提高，同時模擬過程也存在著非線性等問題。
數字法中，通常將待測電壓信號轉換為瞬時脈沖信號，用時基信號的脈沖個數來表征被測電壓信號的脈沖寬度，較高的時鐘頻率，即可達到較高的分辨率，同時通過不同的測試方法與軟件算法提高測試精度。
技術實現要素：
本發明涉及一種關于繼電器抖斷抖閉時間的測量方法，屬于對傳統繼電器抖斷抖閉時間測試系統的一種改進，能夠有效克服現有測試系統復雜、硬件電路繁瑣以及時間結果粗糙的不足之處。
具體地，本發明提供一種關于繼電器抖斷抖閉時間的測量裝置，其包括：激勵源及被激勵部件，信號調理部件和控制及顯示部件；
激勵源及被激勵部件包括恒壓源、負載電阻、待測觸點對和分壓電阻；其中恒壓源和分壓電阻串聯，分壓電阻為3個串聯的精密電阻，依次為第一電阻，第二電阻和第三電阻；恒壓源、負載電阻、待測觸點對3依次串聯，負載電阻為兩個并聯電阻，兩個并聯電阻分別與所述被測觸電對中的第一待測觸點對和第二待測觸點對串聯；
信號調理部件，包括閾值切換開關和高速比較器；其中所述高速比較器包括第一高速比較器和第二高速比較器，所述閾值切換開關的兩個輸入端分別與分壓電阻中的第二電阻兩端相連接，所述閾值切換開關的兩個輸出端分別與所述第一高速比較器的第一輸入端和所述第二高速比較器的第一輸入端相連接，所述閾值切換開關可以根據所述待測觸點對的狀態，將從分壓電阻得到第一閾值電壓u1和第二閾值電壓u2分別加載到所述第一高速比較器和所述第二高速比較器；所述第一高速比較器的第二輸入端位于負載電阻和第一待測觸點對之間，所述第二高速比較器第二輸入端位于負載電阻和第二待測觸點對之間；
控制及顯示部件，包括fpga、報警裝置以及顯示模塊；所述fpga分別與所述第一高速比較器、所述第二高速比較器、閾值切換開關、待測觸點對、報警裝置和顯示模塊相連接，所述fpga對繼電器轉換觸點對抖斷抖閉時間進行測量，報警裝置在抖斷時間超過10μs或抖閉時間超過1μs時進行報警；所述fpga對所述短脈沖信號寬度進行測量，所述顯示模塊顯示相關時間并進行記錄；所述fpga通過一個i/o口控制繼電器動作，使其內部所述待測觸點對完成轉換；所述fpga通過一個i/o口控制閾值切換開關動作，所述fpga自動根據所述待測觸點對狀態，調整為測試低電平信號脈沖寬度或高電平信號脈沖寬度。
具體地，本發明還提供一種關于繼電器抖斷抖閉時間的測量方法，其步驟如下：
由恒壓源對成串聯連接的負載電阻和待測觸點對進行激勵，所述負載電阻包括并聯的第一電阻和第二電阻，所述第一電阻與所述待測觸電對中的第一待測觸點對串聯，所述第二電阻與所述待測觸電對中的第二待測觸點對串聯；并且所述恒壓源對于成串聯關系的分壓電阻進行激勵，獲得第一閾值電壓u1和第二閾值電壓u2；
由fpga控制閾值切換開關，根據所述待測觸點對的狀態，將所述第一閾值電壓u1和所述第二閾值電壓u2分別加載到第一高速比較器或第二高速比較器上，所述第一待測觸點對的第一電壓信號uc1經所述第一高速比較器與所述第一閾值電壓u1做比較，所述第二待測觸點對的第二電壓信號uc2經所述第二高速比較器與所述第二閾值電壓u2做比較；
所述第一待測觸點對或所述第二待測觸點對發生抖斷抖閉時，所述第一待測觸點對的第一電壓信號uc1經所述第一高速比較器輸出為規則的第一短脈沖信號，或所述第二待測觸點對的第二電壓信號uc2經所述第二高速比較器輸出為規則的第二短脈沖信號；
fpga接收到所述第一短脈沖信號或所述第二短脈沖信號，根據所述fpga的時基信號粗測脈沖寬度，同時利用內插算法獲得抖斷抖閉時間。
優選的，當所述第一待測觸點對為常開，所述第二待測觸點對為常閉時：由所述fpga控制所述閾值切換開關將所述第一閾值電壓u1加載到所述第一高速比較器上，將所述第二閾值電壓u2加載到所述第二高速比較器上；所述第一待測觸點對的第一電壓信號uc1經所述第一高速比較器與所述第一閾值電壓u1做比較，當所述第一待測觸點對的第一電壓信號uc1高于所述第一閾值電壓u1時，所述第一高速比較器輸出低電平信號；所述第二待測觸點對的第二電壓信號uc2經所述第二高速比較器與所述第二閾值電壓u2做比較，當所述第二待測觸點對的第二電壓信號uc2低于所述第二閾值電壓u2時，所述第二高速比較器輸出低電平信號；當繼電器所述第一待測觸點對發生抖閉，或繼電器所述第二待測觸點對發生抖斷時，所述fpga測試所述第一短脈沖信號或所述第二短脈沖信號的高電平信號脈沖寬度。
優選的，當所述第一待測觸點對為常閉，所述第二待測觸點對為常開時：由所述fpga控制所述閾值切換開關將所述第一閾值電壓u1加載到所述第二高速比較器上，將所述第二閾值電壓u2加載到所述第一高速比較器上；所述第一待測觸點對的第一電壓信號uc1經所述第一高速比較器與所述第二閾值電壓u2做比較，使得所述第一待測觸點對的第一電壓信號uc1低于所述第二閾值電壓u2時，所述第一高速比較器輸出高電平信號；所述第二待測觸點對的第二電壓信號uc2經第二高速比較器與所述第一閾值電壓u1做比較，使得所述第二待測觸點對的第二電壓信號uc2高于所述第一閾值電壓u1時，所述第二高速比較器輸出高電平信號；當繼電器所述第一待測觸點對發生抖斷，或繼電器所述第二待測觸點對發生抖閉時，所述fpga測試所述第一短脈沖信號或所述第二短脈沖信號的低電平信號脈沖寬度。
優選的，所述內插算法是調用并配置fpga鎖相環宏模塊產生3個時鐘且一次移相120°，組成內插時鐘。
優選的，所述fpga和報警裝置相連接，用于對抖斷時間超過10μs或抖閉時間超過1μs進行報警。
優選的，所述fpga對所述第一短脈沖信號或第二短脈沖信號寬度進行測量，將時間顯示并記錄在顯示模塊上。
優選的，所述fpga通過一個i/o口控制繼電器動作，使繼電器內部所述待測觸點對完成轉換，以便進行下一個測量。
優選的，繼電器內部所述待測觸點對完成轉換后，所述fpga通過一個i/o口控制閾值切換開關動作，完成所述第一高速比較器和所述第二高速比較器閾值電壓的自動調整，所述fpga也自動根據所述待測觸點對狀態，調整為測試低電平信號脈沖寬度或高電平信號脈沖寬度。
優選的，所述恒壓源為6v恒壓源，當對所述負載電阻和待測觸點對進行激勵時，激勵電流的大小都為100ma；同時所述第一閾值電壓u1為5.4v，所述第二閾值電壓u2為0.6v。
附圖說明：
圖1為本發明所涉及的繼電器抖斷抖閉時間測量系統原理框圖。
具體實施方式
如圖1所示，現場可編程邏輯門陣列fpga7為整個繼電器抖斷抖閉時間測量系統的核心，由其測量并計算抖斷抖閉時間，并通過i/o口控制閾值切換開關5調節閾值電壓，同時擴展了報警裝置8和顯示模塊9。
由恒壓源1對成串聯關系的負載電阻2和待測觸點對3進行激勵，恒壓源1選用6v恒壓源，激勵電流i的大小都為100ma。負載電阻2由兩個并聯電阻組成，待測觸點對3由第一待測觸點對31和第二待測觸點對32組成，負載電阻2的兩個并聯電阻分別與第一待測觸點對31和第二待測觸點對32串聯。
由恒壓源1對成串聯關系的分壓電阻4進行激勵，分壓電阻為3個串聯的精密電阻，依次為第一電阻、第二電阻和第三電阻，通過第二電阻兩端得到第一閾值電壓u1的大小為5.4v和第二閾值電壓u2的大小為0.6v。第一閾值電壓u1和第二閾值電壓u2經過閾值切換開關5分別加載到第一高速比較器61的第一輸入端和第二高速比較器62的第一輸入端。第一高速比較器61的第二輸入端位于負載電阻2和第一待測觸點對31之間，用于輸入第一待測觸點對的第一電壓信號uc1；第二高速比較器62的第二輸入端位于負載電阻2和第二待測觸點對32之間，用于輸入第二待測觸點對32的第二電壓信號uc2。當第一待測觸點對31為常開，第二待測觸點對32為常閉時：
由fpga7控制閾值切換開關5將第一閾值電壓u1加載到第一高速比較器61上，將第二閾值電壓u2加載到第二高速比較器62上。繼電器處于穩定狀態下時，第一待測觸點對31的第一電壓信號uc1的大小為6v，第二待測觸點對32的第二電壓信號uc2的大小為0v，待測觸點對3兩端的電壓信號經高速比較器6與閾值電壓做比較，高速比較器6中的第一高速比較器61與第二高速比較器62輸出邏輯相反。第一待測觸點對31的第一電壓信號uc1經第一高速比較器61與第一閾值電壓u1做比較，當第一待測觸點對31的第一電壓信號uc1高于第一閾值電壓u1時，第一高速比較器61輸出低電平信號；第二待測觸點對32的第二電壓信號uc2經第二高速比較器62與第二閾值電壓u2做比較，當第二待測觸點對32的第二電壓信號uc2低于第二閾值電壓u2時，第二高速比較器62輸出低電平信號；
當外界振動等因素引起繼電器第一待測觸點對31發生抖閉，導致第一待測觸點對31的第一電壓信號uc1低于第一閾值電壓u1，此時第一待測觸點對31兩端的不規則瞬時電壓信號經過第一高速比較器61，輸出為規則的短脈沖信號；當外界振動等因素引起繼電器第二待測觸點對32發生抖斷，導致第二待測觸點對32的第二電壓信號uc2高于第二閾值電壓u2，此時第二待測觸點對32兩端的不規則瞬時電壓信號經過第二高速比較器62，輸出規則的短脈沖信號。
短脈沖信號傳輸至fpga7，根據fpga7的時基信號，采用直接計數法，用時基信號的脈沖個數來表征被測電壓信號的脈沖寬度，fpga7測試短脈沖信號的高電平信號脈沖寬度。
當第一待測觸點對31為常閉，第二待測觸點對32為常開時:
由fpga7控制閾值切換開關5將第一閾值電壓u1加載到第二高速比較器62上，將第二閾值電壓u2加載到第一高速比較器61上。繼電器處于穩定狀態下時，第一待測觸點對31的第一電壓信號uc1的大小為0v，第二待測觸點對32的第二電壓信號uc2的大小為6v，待測觸點對3兩端的電壓信號經高速比較器6與閾值電壓做比較，高速比較器6中的第一高速比較器61與第二高速比較器62輸出邏輯相反。第一待測觸點對31的第一電壓信號uc1經第一高速比較器61與第二閾值電壓u2做比較，當第一待測觸點對32的第一電壓信號uc1低于第二閾值電壓u2時，第一高速比較器61輸出高電平信號；第二待測觸點對32的第二電壓信號uc2經第二高速比較器62與第一閾值電壓u1做比較，當第二待測觸點對32的第二電壓信號uc2高于第一閾值電壓u1時，第二高速比較器62輸出高電平信號；
當外界振動等因素引起繼電器第一待測觸點對31發生抖斷，導致第一待測觸點對的第一電壓信號uc1高于第二閾值電壓u2，此時第一待測觸點對31兩端的不規則瞬時電壓信號經第一高速比較器61，輸出規則的短脈沖信號；當外界振動等因素引起繼電器第二待測觸點對32發生抖閉，導致第二待測觸點對32的第二電壓信號uc2電壓低于于第一閾值電壓u1，此時第二待測觸點對32兩端的不規則瞬時電壓信號經第二高速比較器62，輸出規則的短脈沖信號。
短脈沖信號傳輸至fpga7，根據fpga7的時基信號，采用直接計數法，用時基信號的脈沖個數來表征被測電壓信號的脈沖寬度，fpga7測試所述短脈沖信號的低電平信號脈沖寬度。
雖然采用直接計數法已經可以初步測試出抖斷抖閉時間，但對于上限為1us抖閉時間的測試還存在一定的誤差，因此還需對其進行進一步的細化。為此調用并配置fpga7鎖相環宏模塊產生3個時鐘且一次移相120°，組成內插時鐘，利用內插法可進一步提高測試精度，與直接計數法測量結果對比，可以將測量誤差縮小6倍。
fpga7還外擴了報警裝置8，對于測量結果，當抖斷時間超過10μs或抖閉時間超過1μs，fpga7控制報警裝置8進行報警，同時將時間顯示并記錄在顯示模塊9上，向操作者提供被測結果。
當繼電器一次抖斷抖閉時間的測量完成后，fpga7通過i/o口控制繼電器動作，使繼電器內部待測觸點對3完成轉換，然后fpga7自動根據待測觸點對3的狀態，通過i/o口控制閾值切換開關5，來完成第一高速比較器61和第二高速比較器62閾值電壓的自動調整，fpga7也自動根據待測觸點對3的狀態，調整為測試低電平信號脈沖寬度或高電平信號脈沖寬度。從而可以利用同樣的硬件電路，完成下一次測量。
最后應說明的是：以上所述的各實施例僅用于說明本發明的技術方案，而非對其限制；盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述實施例所記載的技術方案進行修改，或者對其中部分或全部技術特征進行等同替換；而這些修改或替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。