一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片的制作方法

本實(shí)用新型涉及集成電路領(lǐng)域，特別涉及一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片。

背景技術(shù)：

在集成電路產(chǎn)品制造領(lǐng)域中，由于工藝制程的偏差，芯片參數(shù)的設(shè)計(jì)值和實(shí)際成品的測(cè)試值往往存在偏差，特別是某些精度要求很高的關(guān)鍵參數(shù)，因此需要根據(jù)該芯片的測(cè)試值進(jìn)行修調(diào)，以期使關(guān)鍵參數(shù)能達(dá)到預(yù)計(jì)的設(shè)計(jì)要求，提高產(chǎn)品的良率。

較為常用的修調(diào)方法是芯片生產(chǎn)過程中的晶圓中測(cè)環(huán)節(jié)，根據(jù)該階段的測(cè)試結(jié)果，對(duì)不符合要求的參數(shù)通過激光燒斷或電壓熔斷的方式進(jìn)行修調(diào)至要求值再進(jìn)入芯片封裝環(huán)節(jié)。對(duì)霍爾傳感器芯片來說，其相關(guān)性能參數(shù)如磁靈敏度、靈敏度溫漂系數(shù)等對(duì)封裝應(yīng)力比較敏感，晶圓中測(cè)完成的修調(diào)在封裝后又重新引入了參數(shù)偏差，因此對(duì)霍爾傳感器來說晶圓中測(cè)階段的修調(diào)變的意義不大。

有鑒于此，本發(fā)明人專門設(shè)計(jì)了一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，本案由此產(chǎn)生。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，針對(duì)霍爾傳感器芯片晶圓中測(cè)環(huán)節(jié)的修調(diào)方式的局限性，提供一種芯片成品測(cè)試環(huán)節(jié)的修調(diào)的方法，提高霍爾傳感器芯片的參數(shù)精度和產(chǎn)品良率。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案如下：

一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，包括內(nèi)部電路、復(fù)用端口電路、鎖存電路、修調(diào)電路；

所述內(nèi)部電路，用于實(shí)現(xiàn)芯片功能和性能的主體電路，內(nèi)部電路的輸出端與所述復(fù)用端口電路相連；

所述復(fù)用端口電路的輸出端口，分別與所述鎖存電路、修調(diào)電路相連，用于將所述芯片輸出端復(fù)用為修調(diào)輸入端口，輸出修調(diào)控制信號(hào)，將并所述修調(diào)控制信號(hào)分別傳送至所述鎖存電路、修調(diào)電路；

所述鎖存電路的輸出端，與所述內(nèi)部電路的輸出端相連，根據(jù)所述修調(diào)控制信號(hào)將內(nèi)部電路的輸出鎖存為低電平；

所述修調(diào)電路的輸出端口，與所述內(nèi)部電路的輸入端相連，為所述內(nèi)部電路的修調(diào)提供可燒斷電阻陣列，并依據(jù)所述修調(diào)控制信號(hào)，完成相應(yīng)可燒斷電阻的燒斷。

優(yōu)選地，所述復(fù)用端口電路包括電源、第一級(jí)狀態(tài)控制支路、第二級(jí)狀態(tài)控制支路、輸出控制單元、復(fù)用端口保護(hù)單元；

所述電源，與所述第一級(jí)狀態(tài)控制支路、第二級(jí)狀態(tài)控制支路、輸出控制單元、復(fù)用端口保護(hù)單元相連，用于供電；

所述第一級(jí)狀態(tài)控制支路的輸入端與所述內(nèi)部電路的輸出端口相連，第一級(jí)狀態(tài)控制支路的輸出端與所述第二級(jí)狀態(tài)控制支路的輸入端相連，用于根據(jù)所述內(nèi)部電路的輸出，輸出控制信號(hào)，控制所述第二級(jí)狀態(tài)控制支路開啟與關(guān)閉；

所述第二級(jí)狀態(tài)控制支路的輸出端，分別與所述復(fù)用端口保護(hù)單元的輸入端、輸出控制單元的輸入端相連，用于根據(jù)所述第一級(jí)狀態(tài)控制支路的輸出控制信號(hào)，控制所述復(fù)用端口保護(hù)單元和輸出控制單元的開啟與關(guān)閉；

所述復(fù)用端口保護(hù)單元的輸出端，與所述輸出控制單元的輸入端相連，用于根據(jù)所述第一級(jí)狀態(tài)控制支路的輸出控制信號(hào)，保護(hù)所述輸出控制單元的輸出端口；

所述輸出控制單元的輸出端口，分別與所述鎖存電路、修調(diào)電路相連，用于將所述芯片輸出端復(fù)用為修調(diào)輸入端口，輸出修調(diào)控制信號(hào)，將并所述修調(diào)控制信號(hào)分別傳送至所述鎖存電路、修調(diào)電路。

優(yōu)選地，所述第一級(jí)狀態(tài)控制支路包括一P型場(chǎng)效應(yīng)管和一N型場(chǎng)效應(yīng)管；

所述P型場(chǎng)效應(yīng)管的源極接所述電源，柵極與所述內(nèi)部電路的輸出端連接，漏極與所述輸出控制單元的輸入端連接；

所述N型場(chǎng)效應(yīng)管的漏極與所述輸出控制單元的輸入端連接，柵極與所述內(nèi)部電路的輸出端連接，源極與接地信號(hào)相連。

優(yōu)選地，所述復(fù)用端口保護(hù)單元包括第一P型場(chǎng)效應(yīng)管、第二P型場(chǎng)效應(yīng)管、第一N型場(chǎng)效應(yīng)管、第六P型場(chǎng)效應(yīng)管和二極管；

所述第一P型場(chǎng)效應(yīng)管的柵極接所述電源，源極與所述輸出控制單元的輸入端連接，襯底與所述二極管的負(fù)極連接，漏極接所述第六P型場(chǎng)效應(yīng)管的漏極；

所述第二P型場(chǎng)效應(yīng)管的柵極接所述電源，源極與所述第六P型場(chǎng)效應(yīng)管的漏極連接，襯底與所述二極管的負(fù)極連接，漏極與所述第二級(jí)狀態(tài)控制支路的輸入端連接；

所述第一N型場(chǎng)效應(yīng)管的柵極接所述電源，源極與接地信號(hào)連接，漏極與所述第二級(jí)狀態(tài)控制支路的輸入端連接；

所述二極管的正極與所述電源連接，負(fù)極分別與所述第一P型場(chǎng)效應(yīng)管的襯底、第二P型場(chǎng)效應(yīng)管的襯底；

所述第六P型場(chǎng)效應(yīng)管的柵極接所述電源，漏極分別與所述第一P型場(chǎng)效應(yīng)管的漏極和第二P型場(chǎng)效應(yīng)管的源極相連，襯底和源極與所述二極管的負(fù)極連接。

優(yōu)選地，所述第二級(jí)狀態(tài)控制支路包括第三P型場(chǎng)效應(yīng)管、第四P型場(chǎng)效應(yīng)管和第二N型場(chǎng)效應(yīng)管；

所述第三P型場(chǎng)效應(yīng)管的柵極接所述第二P型場(chǎng)效應(yīng)管的漏極，源極接所述電源，襯底與所述二極管的負(fù)極連接，漏極接所述第四P型場(chǎng)效應(yīng)管的源極；

所述第四P型場(chǎng)效應(yīng)管的柵極接所述內(nèi)部電路的輸出端，源極與所述第三P型場(chǎng)效應(yīng)管的漏極連接，襯底與所述二極管的負(fù)極連接，漏極與所述輸出控制單元的輸入端連接；

所述第二N型場(chǎng)效應(yīng)管的柵極接所述內(nèi)部電路的輸出端，漏極與所述第四P型場(chǎng)效應(yīng)管的漏極連接，源極與接地信號(hào)連接。

優(yōu)選地，所述輸出控制單元包括一電阻、第三N型場(chǎng)效應(yīng)管、第五P型場(chǎng)效應(yīng)管；

所述第五P型場(chǎng)效應(yīng)管的柵極分別與所述第一P型場(chǎng)效應(yīng)管的源極、第四P型場(chǎng)效應(yīng)管的漏極、第二N型場(chǎng)效應(yīng)管的漏極相連，源極接所述電源，襯底接所述二極管的負(fù)極，漏極分別與所述第一P型場(chǎng)效應(yīng)管的漏極、第二P型場(chǎng)效應(yīng)管的源極、第六P型場(chǎng)效應(yīng)管的漏極、輸出控制單元的輸出端口相連；

所述電阻的第一端作為所述輸出控制單元的輸出端口，與所述第六P型場(chǎng)效應(yīng)管的漏極連接，第二端接所述第三N型場(chǎng)效應(yīng)管的漏極；

所述第三N型場(chǎng)效應(yīng)管的柵極接所述第一級(jí)狀態(tài)控制支路的輸出端，漏極與所述電阻的第二端連接，源極與接地信號(hào)連接。

優(yōu)選地，所述內(nèi)部電路包括偏置電路、霍爾盤、斬波放大器、失調(diào)消除比較電路、電壓/溫度/工藝補(bǔ)償電路、遲滯控制電路、邏輯綜合&時(shí)序控制電路、輸出電路；

所述偏置電路輸入口接修調(diào)陣列的輸出，輸出分別與修調(diào)陣列模塊、霍爾盤連接，根據(jù)修調(diào)陣列的輸出產(chǎn)生偏置電壓和偏置電流，并傳送至所述霍爾盤；

所述霍爾盤，與所述斬波放大器相連，用于感應(yīng)外部的磁場(chǎng)，將磁場(chǎng)信號(hào)轉(zhuǎn)化為電信號(hào)，所述霍爾盤根據(jù)所述偏置電路提供的偏置電壓和偏置電流，采用電壓偏置或電流偏置，通過旋轉(zhuǎn)電流法將磁信號(hào)轉(zhuǎn)為電信號(hào)輸入到斬波放大器；

所述斬波放大器，與所述失調(diào)消除比較電路相連，用于放大所述霍爾盤感應(yīng)磁場(chǎng)輸出的電信號(hào)，消除部分噪聲和失調(diào)電壓，并傳送至所述失調(diào)消除比較電路；

所述失調(diào)消除比較電路，對(duì)所述斬波放大器輸出的放大信號(hào)進(jìn)行比較，并消除失調(diào)消除比較電路自身的失調(diào)電壓，輸出比較信號(hào)，并傳送至所述邏輯綜合&時(shí)序控制電路；

所述邏輯綜合&時(shí)序控制電路，分別與所述遲滯控制電路、失調(diào)消除比較電路、斬波放大器、霍爾盤、輸出電路相連，根據(jù)所述比較信號(hào)輸出邏輯和時(shí)序控制信號(hào)，并將所述時(shí)序控制信號(hào)分別傳送至所述遲滯控制電路、失調(diào)消除比較電路、斬波放大器、霍爾盤，將邏輯控制信號(hào)傳送至所述輸出電路；

所述輸出電路，與復(fù)用端口模塊相連，用于驅(qū)動(dòng)邏輯控制信號(hào)，并傳送至復(fù)用端口模塊；

所述遲滯控制電路，與修調(diào)陣列、失調(diào)消除比較電路相連，根據(jù)所述時(shí)序控制信號(hào)和修調(diào)陣列的輸出信號(hào)，產(chǎn)生遲滯控制信號(hào)，并傳送至所述失調(diào)消除比較電路，防止外部磁場(chǎng)抖動(dòng)而引起誤判；

所述電壓/溫度/工藝補(bǔ)償電路的輸入口接修調(diào)陣列的輸出，輸出分別與所述偏置電路、斬波放大電路、遲滯控制電路相連，根據(jù)修調(diào)陣列的輸出信號(hào)，對(duì)由于供電電壓、溫度變化和工藝偏差引起的偏置電路、斬波放大電路增益、遲滯控制電路的遲滯量進(jìn)行補(bǔ)償，穩(wěn)定傳感器的磁靈敏度。

本實(shí)用新型的有益效果是：

本實(shí)用新型提供的一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，針對(duì)霍爾傳感器芯片晶圓中測(cè)環(huán)節(jié)的修調(diào)方式的局限性，提供一種芯片成品測(cè)試環(huán)節(jié)的修調(diào)的方法，該方法在不增加芯片端口的情況下，將輸出端復(fù)用為可編程修調(diào)端口，可節(jié)省封裝成本，同時(shí)也提高霍爾傳感器芯片性能參數(shù)的精度和產(chǎn)品良率。

附圖說明

圖1是本實(shí)用新型的系統(tǒng)框圖；

圖2是本實(shí)用新型復(fù)用端口模塊的簡(jiǎn)化示意圖；

圖3是本實(shí)用新型復(fù)用端口模塊的實(shí)施方式示意圖；

圖4是本實(shí)用新型內(nèi)部電路的實(shí)施方式示意圖。

具體實(shí)施方式

如圖1所示，一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，包括內(nèi)部電路、復(fù)用端口電路、鎖存電路、修調(diào)電路；

內(nèi)部電路，用于實(shí)現(xiàn)芯片功能和性能的主體電路，內(nèi)部電路的輸出端與復(fù)用端口電路相連；

復(fù)用端口電路的輸出端口，分別與鎖存電路、修調(diào)電路相連，用于將芯片輸出端復(fù)用為修調(diào)輸入端口，輸出修調(diào)控制信號(hào)，將并修調(diào)控制信號(hào)分別傳送至鎖存電路、修調(diào)電路；

鎖存電路的輸出端，與內(nèi)部電路的輸出端相連，根據(jù)修調(diào)控制信號(hào)將內(nèi)部電路的輸出鎖存為低電平；

修調(diào)電路的輸出端口，與內(nèi)部電路的輸入端相連，為內(nèi)部電路的修調(diào)提供可燒斷電阻陣列，并依據(jù)修調(diào)控制信號(hào)，完成相應(yīng)可燒斷電阻的燒斷。

本實(shí)施例提供的一種具有修調(diào)和輸出復(fù)用端口的霍爾傳感器芯片，針對(duì)霍爾傳感器芯片晶圓中測(cè)環(huán)節(jié)的修調(diào)方式的局限性，提供一種芯片成品測(cè)試環(huán)節(jié)的修調(diào)的方法，該方法在不增加芯片端口的情況下，將輸出端復(fù)用為可編程修調(diào)端口，可節(jié)省封裝成本，同時(shí)也提高霍爾傳感器芯片性能參數(shù)的精度和產(chǎn)品良率。

如圖2所示，復(fù)用端口電路包括電源、第一級(jí)狀態(tài)控制支路、第二級(jí)狀態(tài)控制支路、輸出控制單元、復(fù)用端口保護(hù)單元；

電源，與第一級(jí)狀態(tài)控制支路、第二級(jí)狀態(tài)控制支路、輸出控制單元、復(fù)用端口保護(hù)單元相連，用于供電；

第一級(jí)狀態(tài)控制支路的輸入端與內(nèi)部電路的輸出端口相連，第一級(jí)狀態(tài)控制支路的輸出端與第二級(jí)狀態(tài)控制支路的輸入端相連，用于根據(jù)內(nèi)部電路的輸出，輸出控制信號(hào)，控制第二級(jí)狀態(tài)控制支路開啟與關(guān)閉；

第二級(jí)狀態(tài)控制支路的輸出端，分別與復(fù)用端口保護(hù)單元的輸入端、輸出控制單元的輸入端相連，用于根據(jù)第一級(jí)狀態(tài)控制支路的輸出控制信號(hào)，控制復(fù)用端口保護(hù)單元和輸出控制單元的開啟與關(guān)閉；

復(fù)用端口保護(hù)單元的輸出端，與輸出控制單元的輸入端相連，用于根據(jù)第一級(jí)狀態(tài)控制支路的輸出控制信號(hào)，保護(hù)輸出控制單元的輸出端口；

輸出控制單元的輸出端口，分別與鎖存電路、修調(diào)電路相連，用于將芯片輸出端復(fù)用為修調(diào)輸入端口，輸出修調(diào)控制信號(hào)，將并修調(diào)控制信號(hào)分別傳送至鎖存電路、修調(diào)電路。

如圖3所示，第一級(jí)狀態(tài)控制支路包括一P型場(chǎng)效應(yīng)管(MP0)和一N型場(chǎng)效應(yīng)管(MN0)；

P型場(chǎng)效應(yīng)管(MP0)的源極接電源，柵極與內(nèi)部電路的輸出端連接，漏極與輸出控制單元的輸入端連接；

N型場(chǎng)效應(yīng)管(MN0)的漏極與輸出控制單元的輸入端連接，柵極與內(nèi)部電路的輸出端連接，源極與接地信號(hào)相連。

復(fù)用端口保護(hù)單元包括第一P型場(chǎng)效應(yīng)管(MP1)、第二P型場(chǎng)效應(yīng)管(MP2)、第一N型場(chǎng)效應(yīng)管(MN1)、第六P型場(chǎng)效應(yīng)管(MP6)和二極管(D0)；

第一P型場(chǎng)效應(yīng)管(MP1)的柵極接電源，源極與輸出控制單元的輸入端連接，襯底與二極管(D0)的負(fù)極連接，漏極接第六P型場(chǎng)效應(yīng)管(MP6)的漏極；

第二P型場(chǎng)效應(yīng)管(MP2)的柵極接電源，源極與第六P型場(chǎng)效應(yīng)管(MP6)的漏極連接，襯底與二極管(D0)的負(fù)極連接，漏極與第二級(jí)狀態(tài)控制支路的輸入端連接；

第一N型場(chǎng)效應(yīng)管(MN1)的柵極接電源，源極與接地信號(hào)連接，漏極與第二級(jí)狀態(tài)控制支路的輸入端連接；

二極管(D0)的正極與電源連接，負(fù)極分別與第一P型場(chǎng)效應(yīng)管(MP1)的襯底、第二P型場(chǎng)效應(yīng)管(MP2)的襯底；

第六P型場(chǎng)效應(yīng)管(MP6)的柵極接電源，漏極分別與第一P型場(chǎng)效應(yīng)管(MP1)的漏極和第二P型場(chǎng)效應(yīng)管(MP2)的源極相連，襯底和源極與二極管(D0)的負(fù)極連接。

第二級(jí)狀態(tài)控制支路包括第三P型場(chǎng)效應(yīng)管(MP3)、第四P型場(chǎng)效應(yīng)管(MP4)和第二N型場(chǎng)效應(yīng)管(MN2)；

第三P型場(chǎng)效應(yīng)管(MP3)的柵極接第二P型場(chǎng)效應(yīng)管(MP2)的漏極，源極接電源，襯底與二極管(D0)的負(fù)極連接，漏極接第四P型場(chǎng)效應(yīng)管(MP4)的源極；

第四P型場(chǎng)效應(yīng)管(MP4)的柵極接內(nèi)部電路的輸出端，源極與第三P型場(chǎng)效應(yīng)管(MP3)的漏極連接，襯底與二極管(D0)的負(fù)極連接，漏極與輸出控制單元的輸入端連接；

第二N型場(chǎng)效應(yīng)管(MN2)的柵極接內(nèi)部電路的輸出端，漏極與第四P型場(chǎng)效應(yīng)管(MP4)的漏極連接，源極與接地信號(hào)連接。

輸出控制單元包括一電阻(R0)、第三N型場(chǎng)效應(yīng)管(MN3)、第五P型場(chǎng)效應(yīng)管(MP5)；

第五P型場(chǎng)效應(yīng)管(MP5)的柵極分別與第一P型場(chǎng)效應(yīng)管(MP1)的源極、第四P型場(chǎng)效應(yīng)管(MP4)的漏極、第二N型場(chǎng)效應(yīng)管(MN2)的漏極相連，源極接電源，襯底接二極管(D0)的負(fù)極，漏極分別與第一P型場(chǎng)效應(yīng)管(MP1)的漏極、第二P型場(chǎng)效應(yīng)管(MP2)的源極、第六P型場(chǎng)效應(yīng)管(MP6)的漏極、輸出控制單元的輸出端口相連；

電阻(R0)的第一端作為輸出控制單元的輸出端口，與第六P型場(chǎng)效應(yīng)管(MP6)的漏極連接，第二端接第三N型場(chǎng)效應(yīng)管(MN3)的漏極；

第三N型場(chǎng)效應(yīng)管(MN3)的柵極接第一級(jí)狀態(tài)控制支路的輸出端，漏極與所述電阻的第二端連接，源極與接地信號(hào)連接。

如圖3框圖所示的芯片為3個(gè)端口，分別為VDD，GND，OUT端口，VDD為電源供電端口，GND為電源地端口，OUT為輸出端口。本實(shí)用新型在不增加芯片端口的情況下，將OUT端復(fù)用為可編程修調(diào)端口。

芯片主要包括以下幾個(gè)模塊：

1.內(nèi)部電路：實(shí)現(xiàn)芯片功能和性能的主體電路；

2.鎖存電路：OUT給出特定修調(diào)信號(hào)，將內(nèi)部電路的輸出鎖存為低電平；

3.修調(diào)電路：對(duì)芯片內(nèi)部主電路需要修調(diào)的參數(shù)所設(shè)計(jì)的可燒斷電阻陣列；

4.復(fù)用端口電路：OUT輸入端的尋址信號(hào)和燒斷信號(hào)高于芯片內(nèi)部的供電電平VDD，所以需要對(duì)VDD電壓進(jìn)行保護(hù)，防止OUT高壓信號(hào)輸入VDD，引起芯片內(nèi)部電路工作的不穩(wěn)定或者燒毀。

其修調(diào)實(shí)現(xiàn)的方式如下：

根據(jù)芯片成品參數(shù)測(cè)試結(jié)果，確定需要修調(diào)參數(shù)，在OUT端口輸入高于VDD電壓的修調(diào)脈沖，確定需要燒斷電阻位置和電阻組合；再通過OUT輸入端口輸入持續(xù)一段時(shí)間的高電壓燒斷信號(hào)，對(duì)確定的修調(diào)電阻進(jìn)行燒斷；實(shí)時(shí)監(jiān)控芯片需要修調(diào)的參數(shù)變化，達(dá)到預(yù)計(jì)的范圍，完成修調(diào)。

因OUT輸入的修調(diào)脈沖高于芯片內(nèi)部的供電電平VDD，對(duì)芯片來說存在潛在的風(fēng)險(xiǎn)，所以需要對(duì)VDD電壓進(jìn)行保護(hù)，以下對(duì)復(fù)用保護(hù)電路的原理進(jìn)行詳述：

P型場(chǎng)效應(yīng)管MP0和N型場(chǎng)效應(yīng)管MN0接成反向器的結(jié)構(gòu)，其輸入為內(nèi)部電路的輸出，其輸出接N型場(chǎng)效應(yīng)管MN3柵極，控制其開啟和關(guān)閉；

P型場(chǎng)效應(yīng)管MP1和MP2、N型場(chǎng)效應(yīng)管MN1支路的輸出控制輸出管P型場(chǎng)效應(yīng)管MP5的柵極和P型場(chǎng)效應(yīng)管MP3的柵極，在芯片正常工作狀態(tài)下該支路場(chǎng)效應(yīng)管的柵極電平為VDD，因此MP1和MP2關(guān)閉，MN1開啟，則MP5柵極不受該支路控制，MP3柵極為低電平，MP3開啟；在修調(diào)模式的高電平條件下，使其MP5和MP3的柵極電平為OUT信號(hào)電平，因此MP5和MP3關(guān)閉；

MP3、MP4、MN2支路在芯片正常工作狀態(tài)下控制輸出管MP5的開啟和關(guān)閉；在修調(diào)模式的高電平條件下，MP3的柵極信號(hào)為高電平，MP3關(guān)閉，MP4和MN2的柵極為低電平，MP4開啟，MN2關(guān)閉，因此MP5的柵極電平為OUT信號(hào)電平，MP5關(guān)閉。

綜上，當(dāng)芯片處于正常工作狀態(tài)時(shí)，P型場(chǎng)效應(yīng)管MP6截止，將MP5的漏極和襯底斷開；D0導(dǎo)通，將MP5的源極和襯底接在一起；MP1截止，MP2截止，MN1導(dǎo)通，將MP3柵極拉低，則MP4和MN2非門支路正常工作，因此MP5柵極僅受前級(jí)電路控制；

當(dāng)芯片處于修調(diào)模式下，OUT端口有修調(diào)脈沖的高電平時(shí)，P型場(chǎng)效應(yīng)管MP6導(dǎo)通，將MP5漏極和襯底連接在一起；D0截止，將MP5的源極和襯底分開；MP1導(dǎo)通，將MP5柵極拉為高電平；MP2導(dǎo)通，將MP3柵極拉高，使MP3截止，因此MP5實(shí)現(xiàn)VDD和OUT的隔離，從而實(shí)現(xiàn)復(fù)用端口保護(hù)。

如圖4所示，內(nèi)部電路包括偏置電路、霍爾盤、斬波放大器、失調(diào)消除比較電路、電壓/溫度/工藝補(bǔ)償電路、遲滯控制電路、邏輯綜合&時(shí)序控制電路、輸出電路；

偏置電路輸入口接修調(diào)陣列的輸出，輸出分別與修調(diào)陣列模塊、霍爾盤連接，根據(jù)修調(diào)陣列的輸出產(chǎn)生偏置電壓和偏置電流，并傳送至霍爾盤；

霍爾盤，與斬波放大器相連，用于感應(yīng)外部的磁場(chǎng)，將磁場(chǎng)信號(hào)轉(zhuǎn)化為電信號(hào)，霍爾盤根據(jù)偏置電路提供的偏置電壓和偏置電流，采用電壓偏置或電流偏置，通過旋轉(zhuǎn)電流法將磁信號(hào)轉(zhuǎn)為電信號(hào)輸入到斬波放大器；

斬波放大器，與失調(diào)消除比較電路相連，用于放大霍爾盤感應(yīng)磁場(chǎng)輸出的電信號(hào)，消除部分噪聲和失調(diào)電壓，并傳送至失調(diào)消除比較電路；

失調(diào)消除比較電路，對(duì)斬波放大器輸出的放大信號(hào)進(jìn)行比較，并消除失調(diào)消除比較電路自身的失調(diào)電壓，輸出比較信號(hào)，并傳送至邏輯綜合&時(shí)序控制電路；

邏輯綜合&時(shí)序控制電路，分別與遲滯控制電路、失調(diào)消除比較電路、斬波放大器、霍爾盤、輸出電路相連，根據(jù)比較信號(hào)輸出邏輯和時(shí)序控制信號(hào)，并將時(shí)序控制信號(hào)分別傳送至遲滯控制電路、失調(diào)消除比較電路、斬波放大器、霍爾盤，將邏輯控制信號(hào)傳送至輸出電路；

輸出電路，與復(fù)用端口模塊相連，用于驅(qū)動(dòng)邏輯控制信號(hào)，并傳送至復(fù)用端口模塊；

遲滯控制電路，與修調(diào)陣列、失調(diào)消除比較電路相連，根據(jù)時(shí)序控制信號(hào)和修調(diào)陣列的輸出信號(hào)，產(chǎn)生遲滯控制信號(hào)，并傳送至失調(diào)消除比較電路，防止外部磁場(chǎng)抖動(dòng)而引起誤判；

電壓/溫度/工藝補(bǔ)償電路的輸入口接修調(diào)陣列的輸出，輸出分別與偏置電路、斬波放大電路、遲滯控制電路相連，根據(jù)修調(diào)陣列的輸出信號(hào)，對(duì)由于供電電壓、溫度變化和工藝偏差引起的偏置電路、斬波放大電路增益、遲滯控制電路的遲滯量進(jìn)行補(bǔ)償，穩(wěn)定傳感器的磁靈敏度。

以上僅為本實(shí)用新型的較佳實(shí)施例，并非對(duì)本實(shí)用新型的保護(hù)范圍的限定。凡依本案的設(shè)計(jì)思路所做的的等同變化，均落入本案的保護(hù)范圍。