一種基于理想電阻的可熔斷電阻驗證系統及方法與流程

本發明涉及可熔斷電阻設計領域，特別是涉及一種基于理想電阻的可熔斷電阻驗證系統及方法。

背景技術：

隨著半導體尺寸越來越小，系統芯片的集成度越來越高，EFUSE可熔斷電阻IP的應用范圍越來越廣泛，對于熔斷電阻EFUSE-LINK的熔斷電壓要求越來越低，對于熔斷電阻的讀取電路的速度和性能要求也隨之變高，因此，對于EFUSE IP的功能驗證要求也隨之提高。同時，由于PROCESS制程和實際器件模型之間存在差異，IP內部大容量可熔斷電阻在流片過程中出現的差異性加大，對于IP的熔斷性能驗證和讀取電路的功能驗證的難度隨之加大，通過理想電阻的替換，保證阻值的穩定可靠性來驗證讀取電路的功能，使可熔斷電阻的制造工藝和讀取電路的制造工藝分開驗證的設計是有實際意義和效益的

現有的EFUSE IP產品的驗證分為2個階段，第一階段為驗證EFUSE-link本身是否可以按照標準的熔斷電壓進行熔斷，并且需要量測熔斷后的電阻阻值是否符合讀取電路的標準要求，由于這種測試驗證過程需要高精度的測試機臺和一定時間內的連續掃描，在測試時間成本，測試機臺使用率和折舊率成本上是非常大的一種消耗，第二階段是為了驗證EFUSE-link被熔斷后讀取電路是否可以正常工作并輸出相應數據，如果在熔斷過程中，熔斷電阻的阻值由于制程的影響出現較大的背離，則可能導致讀取電路不工作。

技術實現要素：

為克服上述現有技術存在的不足，本發明之目的在于提供一種基于理想電阻的可熔斷電阻驗證系統及方法，其通過替換可熔斷電阻為理想電阻RES_PPOSAB，可以有效避免由于制程引起的背離導致的讀取功能錯誤，可以將熔斷電阻的驗證和讀取電路的驗證與制程背離的偏差進行獨立驗證。

為達上述及其它目的，本發明提出一種基于理想電阻的可熔斷電阻驗證系統，在驗證的第二階段，于可熔斷電阻的驗證電路中，將原可熔斷電阻替換為理想電阻。

進一步地，通過調節該理想電阻的尺寸，滿足等效可熔斷電阻熔斷前后的電阻值。

進一步地，該可熔斷電阻為EFUSE可熔斷電阻。

進一步地，該理想電阻為RES_PPOSAB理想電阻。

進一步地，在驗證的第一階段，驗證可熔斷電阻本身是否可以按照標準的熔斷電壓進行熔斷，并量測熔斷后的電阻阻值是否符合讀取電路的標準要求。

為達到上述目的，本發明還提供一種基于理想電阻的可熔斷電阻驗證方法，包括如下步驟：

步驟一，驗證可熔斷電阻本身是否可以按照標準的熔斷電壓進行熔斷，并量測熔斷后的電阻阻值是否符合讀取電路的標準要求；

步驟二，于驗證電路中將可熔斷電阻替換為理想電阻以驗證該可熔斷電阻被熔斷后讀取電路是否可正常工作并輸出相應數據。

進一步地，于步驟二中，通過調節該理想電阻的尺寸，滿足等效可熔斷電阻熔斷前后的電阻值。

進一步地，該可熔斷電阻為EFUSE可熔斷電阻。

進一步地，該理想電阻為RES_PPOSAB理想電阻。

進一步地，于步驟二中，通過替換可熔斷電阻器件為理想電阻并與編程電路和讀取電路相連。

與現有技術相比，本發明一種基于理想電阻的可熔斷電阻驗證系統及方法通過替換EFUSE-LINK可熔斷電阻為理想電阻，通過調節RES_PPOSAB理想電阻的尺寸，滿足等效可熔斷電阻熔斷前后的電阻值，可以有效避免由于熔斷電流在熔斷過程中造成的電阻值不穩定性，以此來驗證EFUSE IP讀取電路的功能。

附圖說明

圖1-圖3為由于efuse未完整熔斷可能導致的外界測量結果變化示意圖；

圖4為本發明具體實施例中EFUSE IP正常工作模式的示意圖；

圖5為本發明具體實施例中EFUSE IP測試工作模式的示意圖；

圖6為本發明一種基于理想電阻的可熔斷電阻驗證方法的步驟流程圖。

具體實施方式

以下通過特定的具體實例并結合附圖說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點與功效。本發明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節亦可基于不同觀點與應用，在不背離本發明的精神下進行各種修飾與變更。

圖1-圖3為由于efuse未完整熔斷可能導致的外界測量結果變化示意圖。可見，如果出現熔斷不完全的現象就有可能會造成熔斷后阻值不滿足標準造成讀取電路工作電壓不夠，輸出錯誤讀出的現象。

為解決可熔斷電阻在第二階段驗證讀取電路讀取錯誤的問題，本發明于可熔斷電阻的驗證電路中，將可熔斷電阻替換為RES_PPOSAB理想電阻，通過調節RES_PPOSAB理想電阻的尺寸，滿足等效可熔斷電阻熔斷前后的電阻值，可以有效避免由于熔斷電流在熔斷過程中造成的電阻值不穩定性，以此來驗證EFUSE IP讀取電路的功能。

圖4為本發明具體實施例中EFUSE IP正常工作模式的示意圖。圖5為本發明具體實施例中EFUSE IP測試工作模式的示意圖。圖4中fuse表示可熔斷電阻器件，會受到制程背離產生不完全熔斷等現象，圖5中Rfuse為等效電阻RES_PPOSAB(為工藝庫內一種電阻器件)器件，幾乎不會受到制程背離產生電阻偏差并且不需要熔斷，10表示讀取電路，20表示編程電路，通過設計時的尺寸控制可以達到要求的未熔斷阻值和熔斷后阻值，在電路設計中將理想電阻Rfuse對可熔斷電阻fuse進行替換。通過替換EFUSE-LINK可熔斷電阻器件為理想電阻并且和編程晶體管和讀取晶體管相連達到和原器件一樣的工作原理，但是大大減少了器件由于制程背離引起的偏差。

圖6為本發明一種基于理想電阻的可熔斷電阻驗證方法的步驟流程圖。如圖6所示，本發明一種基于理想電阻的可熔斷電阻驗證方法，包括如下步驟：

步驟601，驗證EFUSE-link可熔斷電阻本身是否可以按照標準的熔斷電壓進行熔斷，并量測熔斷后的電阻阻值是否符合讀取電路的標準要求；

步驟602，于驗證電路中將可熔斷電阻替換為RES_PPOSAB理想電阻以驗證EFUSE-link被熔斷后讀取電路是否可正常工作并輸出相應數據，通過替換可熔斷電阻為理想電阻RES_PPOSAB，以避免由于制程引起的背離導致的讀取功能錯誤，以將可熔斷電阻的驗證和讀取電路的驗證與制程背離的偏差進行獨立驗證。

可見，本發明基于理想電阻的可熔斷電阻驗證設計，通過替換可熔斷電阻為理想電阻RES_PPOSAB，可以有效避免由于制程引起的背離導致的讀取功能錯誤，可以將熔斷電阻的驗證和讀取電路的驗證與制程背離的偏差進行獨立驗證。

在本發明仿真實驗中，在硅片上驗證期間，可以對應放入理想電阻的阻值來執行讀操作，分別量測是否符合電流和輸出值的標準，如表1及表2所示。

表1

表2

其中，表1及表2為使用本發明得到的一組參考電流標準值，通過與測試結果進行比較，可知efuse阻值測試結果是否可信。

綜上所述，本發明一種基于理想電阻的可熔斷電阻驗證系統及方法通過替換EFUSE-LINK可熔斷電阻為理想電阻，通過調節RES_PPOSAB理想電阻的尺寸，滿足等效可熔斷電阻熔斷前后的電阻值，可以有效避免由于熔斷電流在熔斷過程中造成的電阻值不穩定性，以此來驗證EFUSE IP讀取電路的功能。

上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修飾與改變。因此，本發明的權利保護范圍，應如權利要求書所列。