一種基于FPGA的電力系統諧波智能檢測裝置的制作方法

本發明涉及一種檢測裝置，尤其涉及一種基于FPGA的電力系統諧波智能檢測裝置。

背景技術：

隨著科學技術的發展，越來越多的電力電子裝置和電力設備作為非線性負載運行在電網中，產生了大量的無功和諧波，因為供電系統和輸電線路具有隨頻率變化的阻抗，各次諧波電流流過電網時就會產生一定的電壓降，疊加在供電電壓上，引起電網電壓波形發生畸變，使供電質量下降，對電網造成了極大的“污染”，給電力系統的安全運行帶來了極大的危害。目前國外諧波智能檢測裝置的生產廠家中，法國施耐德和以色列埃爾斯浦公司主要生產在線監測系統，德國西門子和日本日置公司主要生產便攜式監測裝置。國內也有一些科研院所和企業對諧波智能檢測系統進行研發和制造，與國外相比還存在一定的差距，主要體現在：缺乏統一的行業規范；監測諧波的數據指標不全，缺乏整體的數據整合；人機交互方面還有待改進。

FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

技術實現要素：

本發明的目的是為了實現小誤差、實時性強、高精度的電力系統諧波檢測，設計了一種基于FPGA的電力系統諧波智能檢測裝置。

本發明解決其技術問題所采用的技術方案是：基于FPGA的電力系統諧波智能檢測裝置由傳感器、低通濾波電路、AD轉換電路、FPGA最小系統、RS232通信接口電路、鍵盤顯示電路和電源電路等部分構成。系統以FPGA為核心，由高精度CT/PT傳感器采集電網電壓、電流信號，通過低通濾波器對信號進行處理后，經AD轉換電路，送FPGA進行諧波分析，利用RS232通訊接口發送至上位機，并通過LCD顯示。

所述的FPGA模塊是系統的核心，主要完成諧波信號的分析處理，與上位機的通信等功能。FPGA器件采用Alters公司的EP1C12Q240C8芯片。該芯片支持Nios II處理器；具有12060個邏輯單元（LE）；52個M4K存儲塊；234Kbits隨機存取存儲器（RAM）；2個鎖相環；內部有8個全局時鐘；173個可用的I/O引腳；支持各種單端I/O標準，如LVCMOS、LVTTL和SSTL-2等；具有在系統編程（ISP）的能力和多次編程能力；具有包括Flash內存訪問接口的特性。

所述的傳感器電路選用的CT/PT電流、電壓互感器，從而有效的防止了波形在采樣源頭產生的畸變。

所述的A/D轉換電路采用了ADI公司的芯片AD7656，該芯片內置了六個16位的低功耗逐次逼近型ADC，每個通道轉換時間的最大值為3.1uS，采樣頻率為250kSPS，內置了低噪聲、寬帶寬采樣保持放大器，可處理輸入信號的頻率最高為12MHz。具有一個高速并行接口和高速串行接口。內置2.5V片內基準電壓源，也允許連接外部參考電壓。可采用±5V電壓供電。

本發明的有益效果是：電力系統諧波檢測的速度和精度受多方面因素的影響，其中速度的主要因素就是所采用處理器的性能，而影響精度的主要因素是非同步采樣所造成的誤差。本文設計的基于FPGA的電力系統諧波智能檢測裝置很好的解決了上述兩個問題。該裝置由高精度的CT/PT傳感器采集電網諧波信號，經低通濾波器、AD轉換電路后，送FPGA檢測電網中諧波成分，將檢測結果發送至上位機并通過LCD顯示。經過現場測試，該系統穩定可靠，抗干擾能力強，測試數據準確，可以實時更新，具有一定的實用價值。

附圖說明

下面結合附圖和實施例對本發明進一步說明。

圖1是系統原理框圖。

圖2是低通濾波電路。

圖3是程序流程圖。

具體實施方式

如圖1所示，基于FPGA的電力系統諧波智能檢測裝置由傳感器、低通濾波電路、AD轉換電路、FPGA最小系統、RS232通信接口電路、鍵盤顯示電路和電源電路等部分構成。系統以FPGA為核心，由高精度CT/PT傳感器采集電網電壓、電流信號，通過低通濾波器對信號進行處理后，經AD轉換電路，送FPGA進行諧波分析，利用RS232通訊接口發送至上位機，并通過LCD顯示。FPGA模塊是系統的核心，主要完成諧波信號的分析處理，與上位機的通信等功能。FPGA器件采用Alters公司的EP1C12Q240C8芯片。由于芯片EP1C12Q240C8的內部資源有限，需要擴展片外的存儲器，用于存儲程序和保存運算結果。本文根據Nios II處理器提供的存儲器接口，擴展2片SRAM 和1片FLASH。SRAM采用512K字的芯片IDT7I V416，兩片SRAM經過拼接達到512K雙字的存儲空間。FLASH采用存儲空間為8M字節的芯片AM29LV065。芯片內核采用1.5V電壓供電，I/O引腳可以根據系統需要選擇1.5V、1.8V、2.5V和3.3V四種供電方式，本文將FPGA的I/O引腳選擇為3.3 V供電，可以直接與5V的輸入信號匹配，對于輸出信號則需要設計3.3 V到5V的轉換電路。

本發明采用了高性能CT/PT電流、電壓互感器將電網信號線性變換為±2.5V的交流電壓信號。電網信號為0~±15A的交流電流信號和±150V~±390V的交流電壓信號，互感器采集信號的精度決定了系統的精度等級。因此，對互感器的線性度、線性范圍、相移和和高頻衰減等指標參數都有嚴格的要求。按照諧波檢測系統的要求，互感器的非線性度須小于0.1%；線性范圍須大于系統的輸入范圍，且有20%的裕量；相移須小于5度。互感器對于高次諧波有較強的衰減作用，通常表現為低通濾波器。按照上述指標要求，本文選用的CT/PT電流、電壓互感器有效的防止了波形在采樣源頭產生的畸變。

如圖2所示，為了完整地采集所需信號，本文設計了一個二階有源低通濾波器減少高頻信號的混疊誤差。截止頻率：Fo=1/2πRC=1/(2π×5.1×10³×0.01×10^-6)≈3.12KHz。電壓放大倍數：A_V=1+R4/R3=2。品質因素：Q=1/(3- A_V)=1。輸出電壓：Uo=2U₁,即-5V~+5V。根據奈奎斯特采樣定理，采樣頻率要大于信號中最高頻率信號的2倍，采樣后的數字信號才完整地保留了原始信號中的信息，工程應用中一般選取采樣頻率為信號最高頻率的5～10倍。系統對被測信號每個周期采樣512點，則有：Fs=512×50Hz=25.6KHz＞8×3.15KHz=25.2KHz。即：采樣頻率是信號最高頻率信號的8倍以上，可以進一步減小高頻信號的混疊誤差。

如圖3所示，系統軟件的功能主要是完成諧波的分析和有效值計算等工作，運算的數據量大而且要求速度快，適合采用FPGA來完成此類工作。人機交互和通信功能由Nios II處理器系統來完成。系統程序流程如圖3所示。系統初始化包括FPGA初始化、數據存儲、傳輸串口、液晶初始化和AD轉換初始化。數據采集程序主要是控制A/D轉換器對CT/PT互感器輸出的模擬信號進行采樣，再將A/D轉換器輸出的數字信號送給數據處理程序，完成FFT運算、有效值計算和諧波分析等，從而得到電壓、電流有效值，以及各次諧波幅值等電網參數值，最后將運算結果存入RAM中，等待NiosII處理器的訪問。

本發明利用QuartusII自帶的FFT IP核完成FFT運算，采樣數據的長度為512點，采用I/O數據流結構，不需要停止FFT IP核數據流的進出，允許輸入數據連續處理，輸出連續的復數流結果。系統初始化后，完成8個周波采樣點再進行第一次FFT運算，每次利用最新的1個周波采樣點和之前的7個周波采樣點完成下一次的FFT運算，這樣1秒就可以完成50次電網基波和諧波各項參數的檢測。Nios II處理器系統的程序包括數據的后處理程序、設置程序、顯示程序和通信程序等。數據的后處理程序主要是完成對用戶邏輯區域的數據處理模塊結果進行處理，得到數據對應的真實值。設置程序主要是針對按鍵做出響應，包括設定供電電壓的偏差，設定電網諧波電壓的限值(%)、設定電力系統頻率的偏差和三相電壓的不平衡度。顯示程序將所測各個電參量的結果顯示在液晶顯示屏上。通信程序根據上位機的命令按要求將計算結果通過RS232協議發給上位機，上位機利用Matlab中的串行通信接口接收數據并做相應的處理。