偽隨機碼電法儀的制造方法與工藝

本發明涉及地質勘探設備，具體涉及一種偽隨機碼電法儀。

背景技術：
電磁勘探法是礦產勘探和工程及環境勘查中應用最廣和最有效的方法之一。但是，長期以來，這一類方法受到以下幾個方面的困擾：首先，是其抗干擾能力較低，特別是在工礦區或城市中開展工作，易受各種電氣干擾。其次，常用的頻率域電磁測深，需要在一定的頻段范圍內，逐個頻率進行觀測，生產效率較低。第三，某些電磁勘探方法在野外觀測中，需要布置長達幾到十幾公里的導線，這不僅使其觀測裝置笨重和進一步降低生產效率，而且使其難于在城市或其它地形、地物條件復雜的地區開展工作。20世紀中后期，系統辨識理論發展了一種“偽隨機二進制輸入信號的系統識別”方法。偽隨機二進制信號序列（PRBS）是幅度不變，而寬度隨機變化的周期性方波脈沖系列。它可以由專用設備產生，也可以由數字計算機簡單地產生。上述“系統識別”的基本原理是，利用偽隨機二進制信號源向待識別系統（例如，地質勘探對象——大地）輸入偽隨機信號（電流），同時觀測該系統的輸出信號（電壓）。根據輸出信號和輸入信號的互相關函數，便可識別該系統。互相關函數的計算是一個數值濾波運算過程，因此利用互相關函數識別系統具有很強的抗干擾能力。在適當選擇偽隨機二進制信號序列（PRBS）相關參數的情況下，互相關函數很接近系統的沖激響應，由此，易于算得系統的頻率響應，而不需要進行耗時的逐個頻率測量，從而大大提高觀測效率。此外，采用PRBS作為信號源，也易于實現輸入（供電）裝置和輸出（測量）裝置之間的無線聯系，從而使觀測裝置輕便化，不僅會提高生產效率，而且能擴大其應用范圍。可見，研究利用PRBS的電磁勘探法，確實可望解決困擾當前電磁勘探法的三個主要問題。

技術實現要素：
本發明所要解決的技術問題是現有的電磁勘探設備抗干擾能力低，勘探效率低，難以適應復雜環境的問題。為了解決上述技術問題，本發明所采用的技術方案是提供一種偽隨機碼電法儀，包括發射機和接收機：發射機包括FPGA處理模塊、穩流源模塊和ADC數據采集模塊：FPGA處理模塊包括主控CPU和與之連接的用于時序控制的FPGA；穩流源模塊包括依次連接的驅動電路、穩流電源和標準電阻；ADC數據采集模塊包括依次連接的運算放大器、差分放大器、ADC、雙口RAM、DSP，還包括用于算法集成的CPLD，所述CPLD分別與ADC、雙口RAM和DSP連接，所述FPGA通過同步接口與CPLD連接，所述DSP連接有RAM，且通過USB控制器連接在PC上位機上；發射機運行時，主控CPU控制FPGA產生發射頻率，經由驅動電路及穩流電源至發射極，此時FPGA同時產生同步信號，傳遞給閉環端CPLD,CPLD使ADC采集發射信號,發射信號由串聯在發射端的標準電阻得來,標準電阻上的微弱電壓信號經由一級單端放大后通過差分運放將單端信號轉化為差分信號提供給ADC進行采集，采集后的大量數據通過CPLD協調，先存入雙口RAM，DSP同時開始處理雙口RAM中的數據，處理好的數據存入RAM備用，需要時經由DSP與USB主控模塊傳至PC上位機；接收機包括依次連接的SMA接頭、運算放大器、差分放大器、ADC、FPGA和DSP，還包括分別與FPGA和DSP連接的主控CPU，DSP通過USBMCU模塊連接在PC上位機上；信號由SMA接頭進入，經由一級單端放大后通過差分運放將單端信號轉化為差分信號提供給由FPGA主控的ADC進行采集，采集后的大量數據通過FPGA直接傳入DSP進行處理，處理好的數據存入儲存SRAM備用，需要時經由DSP和USBMCU模塊傳至PC上位機；FPGA即現場可編程門陣列，ADC即模/數轉換器，雙口RAM即先進先出緩存，DSP即數字信號處理器，CPLD即復雜可編程邏輯器件，USBMCU即USB通訊專用單片處理器。在上述偽隨機碼電法儀中，所述穩流源模塊發射極的偽隨機...