高純度銅濺射靶用銅原材料及高純度銅濺射靶的制作方法
【技術領域】
[0001] 本發明設及一種在例如半導體裝置、液晶或有機化面板等的平板顯示器、觸控面 板等中形成配線膜（高純度銅膜）時所使用的高純度銅瓣射祀用銅原材料及高純度銅瓣射 祀。
[0002] 本申請主張基于2013年7月11日于日本申請的專利申請2013-145733號、及2014 年6月4日于日本申請的專利申請2014-116011號的優先權，并將其內容援用于此。
【背景技術】
[0003] W往，作為半導體裝置、液晶和有機化面板等平板顯示器、觸控面板等的配線膜， 廣泛使用A1。最近，實現了配線膜的微細化（窄幅化）及薄膜化，并要求比W往比電阻低的 配線膜。
[0004] 于是，伴隨著上述配線膜的微細化及薄膜化，提供一種使用由比電阻低于A1的材 料即銅（化）構成的配線膜。 陽〇化]然而，上述配線膜通常使用瓣射祀在真空氣氛中成膜。在此，在使用瓣射祀進行成 膜的情況下，有時因瓣射祀內的異物而產生異常放電（電弧放電），因此有時無法形成均勻 的配線膜。在此異常放電是指與正常的瓣射時相比有極高的電流突然急劇地流過，從而急 劇地產生異常大的放電的現象。若產生運種異常放電，則有可能導致產生粒子、或者配線膜 的膜厚變得不均勻。因此，希望盡可能地避免成膜時的異常放電。
[0006] 因此，專利文獻1中提出有一種由純度6NW上的高純度銅構成的瓣射祀。在該專 利文獻1中記載的高純度銅瓣射祀中，通過將P、S、0、C的含量分別設為IppmW下，并且將 粒徑為0. 5μmW上且20μmW下的非金屬夾雜物設為30, 000個/gW下，減少瓣射祀內的 雜質，實現異常放電（電弧放電）及粒子的抑制。
[0007] 專利文獻1 :日本專利第4680325號公報
[0008] 然而，最近，在半導體裝置、液晶或有機化面板等的平板顯示器、觸控面板等中要 求配線膜進一步高密度化。因此，與W往相比，需要穩定地形成微細化及薄膜化的配線膜。
[0009] 在專利文獻1中記載的高純度銅中，如上所述，純度為6N左右，并限制P、S、0、C的 含量，并且對于非金屬夾雜物的個數進行限定。然而，僅運些對于異物的減少仍不充分，有 可能在成膜中產生異常放電（電弧放電），無法穩定地形成微細化及薄膜化的配線膜。
[0010] 并且，為了減少瓣射祀內的雜質，也考慮使用純度進一步提高的純度99. 999999 質量％W上的8N銅，但在制造運種純度的銅原材料時，存在需要重復實施Ξ次W上的提純 處理工序，從而導致制造成本大幅上升等問題。
【發明內容】
[0011] 本發明是鑒于前述實情而完成的，其目的在于，提供一種能夠抑制異常放電的產 生而穩定地進行成膜，并且能夠W低成本制造的高純度銅瓣射祀用銅原材料、及由該高純 度銅瓣射祀用銅原材料構成的高純度銅瓣射祀。
[0012] 為了解決上述課題，本發明的高純度銅瓣射祀用銅原材料除0(氧）、Η(氨）、 Ν(氮）、C(碳）W外的Cu的純度在99. 999980質量％W上且99. 999998質量％W下的范 圍內，A1(侶）的含量為0.005質量ppmW下，Si(娃）的含量為0.05質量ppmW下。
[0013] 在該結構的高純度銅瓣射祀用銅原材料中，由于除0、H、N、CW外的化的純度在 99. 999980質量％WN8)W上且99. 999998質量％ (7N8)W下的范圍內，無需進行Ξ次W上 的提純處理工序，能W較低成本制造。
[0014] 并且，由于A1或Si為容易形成氧化物、碳化物、氮化物等的元素，而容易在瓣射 祀內作為雜質殘留。因此，在雜質元素中也著眼于運些A1與Si,通過將A1的含量限制在 0. 005質量ppmW下、及Si的含量限制在0. 05質量ppmW下，Cu的純度即使在99. 999980 質量％W上且99. 999998質量％W下的范圍內，也能夠抑制成膜時的異常放電（電弧放電） 的產生。并且，運些異物不會混入到膜內，能夠形成高品質的高純度銅膜。
[0015] 在此，在本發明的高純度銅瓣射祀用銅原材料中，優選S的含量為0. 03質量ppm W下。 陽016] 此時，由于S的含量限制在0. 03質量卵mW下，因此能夠抑制由硫化物構成的異 物殘留在瓣射祀內的情況。并且，能夠抑制成膜時S產生氣化及離子化而使真空度下降的 情況。由此，能夠抑制異常放電（電弧放電），并能夠穩定地形成高純度銅膜。
[0017] 并且，在本發明的高純度銅瓣射祀用銅原材料中，優選C1的含量為0. 1質量ppm W下。
[001引此時，由于C1的含量限制在0. 1質量ppmW下，因此能夠抑制由氯化物構成的異 物殘留在瓣射祀內的情況。并且，能夠抑制成膜時C1產生氣化及離子化而使真空度下降的 情況。由此，能夠抑制異常放電（電弧放電），并能夠穩定地形成高純度銅膜。
[0019] 而且，在本發明的高純度銅瓣射祀用銅原材料中，優選0的含量小于1質量ppm,Η 的含量小于1質量ppm,Ν的含量小于1質量ppm。
[0020] 此時，由于〇、H、N之類的氣體成分的含量分別限制在小于1質量ppm,因此能夠抑 制成膜時真空度下降的情況，并能夠抑制異常放電（電弧放電）的產生。并且，能夠抑制基 于異常放電的粒子的產生，并能夠形成高品質的高純度銅膜。
[0021] 并且，在本發明的高純度銅瓣射祀用銅原材料中，優選C的含量為1質量ppmW 下。 陽0巧此時，由于C的含量限制在1質量ppmW下，因此能夠抑制由碳化物或碳單質構成 的雜質殘留在瓣射祀內的情況。由此，能夠抑制異常放電（電弧放電），并能夠穩定地形成 高純度銅膜。
[0023] 本發明的高純度銅瓣射祀使用前述的高純度銅瓣射祀用銅原材料制造。
[0024] 根據該結構的高純度銅瓣射祀，由于除0、H、N、CW外的化的純度在99. 999980質 量％W上且99. 999998質量％W下的范圍內，無需進行Ξ次W上的提純處理工序，能W較 低成本制造。并且，由于能夠抑制異物的產生，成膜時不易產生異常放電（電弧放電），能 夠穩定地形成高純度銅膜。并且，抑制雜質混入到膜內的情況，能夠形成高品質的高純度銅 膜。
[0025] 根據本發明，能夠提供一種能夠抑制異常放電的產生而穩定地進行成膜，并且能 夠W低成本制造的高純度銅瓣射祀用銅原材料、及由該高純度銅瓣射祀用銅原材料構成的 高純度銅瓣射祀。
【具體實施方式】
[00%] W下，對本發明的一實施方式所設及的高純度銅瓣射祀用銅原材料及高純度銅瓣 射祀進行說明。
[0027] 本實施方式的高純度銅瓣射祀用銅原材料及高純度銅瓣射祀將在半導體裝置、液 晶和有機化面板等的平板顯示器、觸控面板等中作為配線膜使用的高純度銅膜成膜于基 板上時使用。
[0028] 而且，本實施方式的高純度銅瓣射祀用銅原材料及高純度銅瓣射祀的組成為除0、 H、N、CW外的Cu的純度在99. 999980質量％W上且99. 999998質量％W下的范圍內，A1的 含量為0. 005質量ppmW下、Si的含量為0. 05質量ppmW下。
[0029] 并且，在本實施方式中，S的含量為0. 03質量ppmW下、C1的含量為0. 1質量ppm W下，0的含量小于1質量ppm,Η的含量小于1質量ppm,N的含量小于1質量ppm,C的含 量為1質量ppmW下。
[0030] W下，對如上述規定本實施方式的高純度銅瓣射祀用銅原材料及高純度銅瓣射祀 的組成的理由進行說明。
[0031] (Cu:99. 999980 質量％W上且 99. 999998 質量％ ^下）
[0032] 通過瓣射形成配線膜（高純度銅膜）時，為抑制異常放電（電弧放電），優選盡可 能地減少雜質。但是，為了將銅高純度化至99. 999999質量％ (8腳W上，則需要實施Ξ次 W上的提純處理，制造成本大幅上升。因此，在本實施方式中，通過兩次提純處理工序得到 的Cu的純度的99. 999980質量％WN8)W上且99. 999998質量％ (7N8)W下，來實現制造 成本的減少。
[0033] (A1 :0. 005 質量ppmW下）
[0034] 由于A1為容易形成氧化物、碳化物、氮化物等的元素，因而容易在瓣射祀內作為 異物殘留。因此，通過將A1的含量限制在0. 005質量ppmW下，化的純度即使在99. 999980 質量％W上且99. 999998質量％W下的范圍內，也能夠抑制成膜時的異常放電（電弧放電） 的產生。A1的檢測極限為0.001質量ppm。優選A1的范圍小于0.001質量ppm。
[0035] (Si:0. 05 質量ppmW下）
[0036] 由于Si為容易形成氧化物、碳化物、氮化物等的元素，因而容易在瓣射祀內作為 異物殘留。因此，通過將Si的含量限制在0.05質量ppmW下，化的純度即使在99. 999980 質量％W上且99. 999998質量％W下的范圍內，也能夠抑制成膜時的異常放電（電弧放電） 的產生。另外，Si的含量越少越優選，而盡可能地減少Si會導致成本的增加。因此，也可 將Si的含量設為0. 005質量ppmW上。并且，也可將Si的含量為0. 005質量ppmW上且 0. 05質量ppmW下。
[0037] (S:0. 03 質量ppmW下）
[0038] S為與其他雜質元素反應形成硫化物，從而容易在瓣射祀內作為異物殘留的元素。 并且，SW單質存在時，在成膜時會產生氣化及離子化，真空度下降，有可能誘發異常放電 (電弧放電）。由W上所述，在本實施方式中，將S的含量限制在0.03質量ppmW下。另 夕F，S的含量越少越優選，而盡可能地減少S會導致成本的增加。因此，也可將S的含量設 為0. 005質量ppmw上。并且作為S的含量，更優選小于0. 01質量ppm。
[0039] (Cl:0. 1