Mems和cmos集成芯片及傳感器的制造方法
【技術領域】
[0001]本發明涉及微機電系統技術領域，更為具體的說,涉及一種MEMS和CMOS集成芯片及傳感器。
【背景技術】
[0002]微機電系統(Micro Electro Mechanical System, MEMS)是近年來高速發展的一項高新技術，采用先進的半導體工藝技術，將整個機械結構形成在一塊芯片中，其在體積、重量、價格和功耗上具有十分明顯的優勢。
[0003]其中，MEMS傳感器因其體積小、成本低、集成性能高等優點，被廣泛應用于智能手機、平板電腦等智能終端中。隨著市場的不斷發展，對更加便攜和輕薄的智能終端的需求日益迫切，因此，更加小型化的MEMS傳感器，已成為現今科研人員關注的焦點之一。
【發明內容】
[0004]有鑒于此，本發明提供了一種MEMS和CMOS集成芯片及傳感器，通過優化設計，使得CMOS結構占用面積減小，使得MEMS和CMOS集成芯片的面積更加的小型化。
[0005]下面為本發明提供的技術方案:
[0006]—種MEMS和CMOS集成芯片,包括:第一襯底、第二襯底，以及，位于所述第一襯底和第二襯底之間的機械結構層；其中，
[0007]所述第一襯底形成有第一 CMOS結構，所述第二襯底形成有第二 CMOS結構，所述機械結構層形成有第一 MEMS結構，且所述第一 CMOS結構、第二 CMOS結構和MEMS結構之間電性連接。
[0008]優選的，所述第一 CMOS結構形成于所述第一襯底朝向所述機械結構層一側的表面，且所述第一 CMOS結構與所述第一 MEMS結構鍵合。
[0009]優選的，所述第二 CMOS結構形成于所述第二襯底朝向所述機械結構層一側的表面，且所述第二 CMOS結構與所述第一 MEMS結構鍵合。
[0010]優選的，位于所述第一襯底朝向所述機械結構層的一側形成有第一凹槽；
[0011]其中，所述第一 MEMS結構位于所述第一凹槽和第二襯底之間圍成的密封腔內。
[0012]優選的，所述第一 CMOS結構形成于所述第一襯底朝向所述機械結構層一側、且環繞所述第一凹槽的表面。
[0013]優選的，位于所述第二襯底朝向所述機械結構層一側還包括第二凹槽；
[0014]其中，所述第一 MEMS結構位于所述第一凹槽和第二凹槽之間圍成的密封腔內。
[0015]優選的，所述第二 CMOS結構形成于所述第二襯底朝向所述機械結構層一側、且環繞所述第二凹槽的表面。
[0016]優選的，所述機械結構層還包括第二 MEMS結構至第nMEMS結構，且所述第二 MEMS結構至第nMEMS結構、第一 CMOS結構和第二 CMOS結構之間電性連接，其中，η至少為2。
[0017]一種傳感器，所述傳感器包括上述的MEMS和CMOS集成芯片。
[0018]優選的，所述傳感器為磁傳感器、壓力傳感器、加速度傳感器、陀螺儀傳感器中的一種或多種的集合。
[0019]與現有技術相比，本發明提供的技術方案具有以下優點:
[0020]本發明提供的一種MEMS和CMOS集成芯片及傳感器，包括:第一襯底、第二襯底，以及，位于第一襯底和第二襯底之間的機械結構層；其中，第一襯底形成有第一 CMOS結構，第二襯底形成有第二 CMOS結構，機械結構層形成有第一 MEMS結構，且第一 CMOS結構、第二CMOS結構和MEMS結構之間電性連接。
[0021]由上述內容可知，本發明提供的技術方案將CMOS結構分為兩部分，分別形成于第一襯底和第二襯底上，而后通過微機械結構層將兩部分的CMOS結構電性連接，有效的縮小了 CMOS結構占用集成芯片的面積，進而縮小了 MEMS和CMOS集成芯片的面積。
【附圖說明】
[0022]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
[0023]圖1為本申請實施例提供的一種MEMS和CMOS集成芯片的結構示意圖；
[0024]圖2為本申請實施例提供的另一種MEMS和CMOS集成芯片的結構示意圖；
[0025]圖3a?3d為本申請實施例提供的一種制作MEMS和CMOS集成芯片的結構流程圖。
【具體實施方式】
[0026]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0027]正如【背景技術】所述，，更加小型化的MEMS傳感器，已成為現今科研人員關注的焦點之一。但是，現有的MEMS傳感器中，需要將CMOS結構形成在一襯底上，但是由于現今技術的限制和，CMOS結構很難大幅度的壓縮占用芯片的面積，因此使得現有的MEMS傳感器的面積縮小變得更加困難。
[0028]基于此，本申請實施例提供了一種MEMS和CMOS集成芯片，以解決現有的MEMS傳感器無法更加小型化的問題，下面結合圖1?3d，對本申請實施例提供的MEMS和CMOS集成芯片的結構和制作過程進行詳細說明。
[0029]參考圖1所示，為本申請實施例提供的一種MEMS和CMOS集成芯片的結構示意圖，其中，MEMS和CMOS集成芯片包括:
[0030]第一襯底1、第二襯底2，
[0031]以及，位于所述第一襯底I和第二襯底2之間的機械結構層3 ；
[0032]其中，
[0033]所述第一襯底I形成有第一 CMOS結構100，所述第二襯底2形成有第二 CMOS結構200，所述機械結構層3形成有第一 MEMS結構300，且所述第一 CMOS結構100、第二 CMOS結構200和MEMS結構300之間電性連接。
[0034]對于本申請實施例提供的MEMS和CMOS集成芯片，在其制作過程中，組成的每個結構的制作工藝不做具體限制，其中，參考圖3a?3d所示，為本申請實施例提供的一種制作MEMS和CMOS集成芯片的結構流程圖，其中，
[0035]首先，參考圖3a所7K,需要提供一第一襯底I,而后在第一襯底I上形成第一 CMOS結構；
[0036]其次，參考圖3b所示，在第一襯底I上形成機械結構層3，且在機械結構層3中形成一 MEMS結構300，MEMS結構300與第一 CMOS結構100電性連接。對于MEMS結構和第一CMOS結構電性連接，可以通過鍵合方式實現，可選的，鍵合方式可以為共晶鍵合、金屬或者硅材料的熔融鍵合等。其中，機械結構層3的厚度范圍可以為ΙΟμπι?100 μ m，包括端點值。更為優選的，可以為10 μ m、20 μ m、30 μ m或60 μ m。
[0037]而后，參考圖3c所示，提供一第二襯底2，在第二襯底2上形成第二 CMOS結構200。另外，可選的，還可以在第二襯底2上形成MEMS和CMOS集成芯片與外界實現電性連接的連接端子5。
[0038]最后，參考圖3d所示，將圖3b形成的結構和圖3c形成的結構固定鏈接，實現第二CMOS結構與MEMS結構電性連接。其中，第二 CMOS結構和MEMS結構可以通過鍵合方式實現電性連接，即在圖3b所示結構中，可以將機械結構層3背離第一襯底I的一側不需要鍵合的區域刻蝕淺槽，以便在最后實現第二 CMOS結構與MEMS結構之間鍵合。
[0039]由上述內容可以得知，本申請實施例提供的MEMS和CMOS集成芯片，主要是將CMOS結構劃分為兩部分進行制作，其中，一部分形成于第一襯底上，而另一部分則形成于第二襯底上，最終再結合MEMS結構，進而得到MEMS和CMOS集成芯片。通過將CMOS結構劃分為兩部分，而且形成在不同襯底上的方法，可以將單個的大面積的CMOS結構，分為兩個小面積的CMOS結構，且將一小面積的CMOS結構形成在集成芯片的另一襯底上，有效的縮小了 MEMS和CMOS集成芯片的面積，進而縮小了 MEMS傳感器的面積。
[0040]需要說明的是，本申請實施例中，對于第一襯底和第二襯底的形狀不做具體限定，以及，第一 CMOS結構可以形成于第一襯底的任意一面，同樣的第二 CMOS結構可以形成于第二襯底的任意一面，對此需要根據實際應用的場景進行具體的設計。但是，一般的，在大多實際應用場景中，為了保護CMOS結構不被磨損，提高MEMS和CMOS集成芯片的安全性能，以及，提聞MEMS和CMOS集成芯片的使用壽命等，參考圖1所7K，在本申請實施例提供中，所述第一 CMOS結構100形成于所述第一襯底I朝向所述機械結構層3 —側的表面，且所述第一CMOS結構100與所述第一 MEMS結構300鍵合。以及，所述第二 CMOS結構200形成于所述第二襯底2朝向所述機械結構層3 —側的表面，且所述第二 CMOS結構200與所述第一 MEMS結構300鍵合。
[0041 ] 基于圖1所對應的實施例提供的MEMS和CMOS集成芯片，為了提高MEMS和CMOS集成芯片的可靠性能，本申請實施例還提供了另一種MEMS和CMOS集成芯片，具體參考圖2所示，為本申請實施例提供的另一種MEMS和CMOS集