一種半導體器件及其制備方法、電子裝置的制造方法
【技術領域】
[0001]本發明涉及半導體領域，具體地，本發明涉及一種半導體器件及其制備方法、電子
目-Ο
【背景技術】
[0002]在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備，多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出現了 3D 集成電路(integrated circuit, 1C)技術，3D 集成電路(integrated circuit, IC)被定義為一種系統級集成結構，將多個芯片在垂直平面方向堆疊，從而節省空間，各個芯片的邊緣部分可以根據需要引出多個引腳，根據需要利用這些引腳，將需要互相連接的芯片通過金屬線互聯，但是上述方式仍然存在很多不足，比如堆疊芯片數量較多，而且芯片之間的連接關系比較復雜，會需要利用多條金屬線，最終的布線方式比較混亂，而且也會導致體積增加。
[0003]因此，目前在所述3D集成電路(integrated circuit, 1C)技術中大都采用娃通孔(Through Silicon Via, TSV),娃通孔是一種穿透娃晶圓或芯片的垂直互連，TSV的制備方法可以在硅晶圓上以蝕刻或雷射方式鉆孔(via)，再以導電材料如銅、多晶硅、鎢等物質填滿，從而實現不同硅片之間的互聯。
[0004]由于硬脂酸四乙氧基硅烷(SATE0S)具有良好的覆蓋和隔離性能，在MEMS器件中在形成TSV或者其他互聯結構時通常會選用硬脂酸四乙氧基硅烷(SATE0S)作為隔離層，在沉積所述硬脂酸四乙氧基硅烷(SATE0S)時不可避免的會產生氣泡(gas)，因此，需要執行熱退火，以去除所述氣泡，但是所述熱退火會引起所述硬脂酸四乙氧基硅烷(SATE0S)的碎裂脫落，造成器件性能失效。
[0005]因此，需要對現有技術做進一步的改進，以便消除上述問題。
【發明內容】
[0006]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0007]本發明為了克服目前存在問題，提供了一種半導體器件的制備方法，包括:
[0008]步驟S1:提供第一基底，在所述第一基底上形成有元器件和位于所述元器件上方的金屬互聯結構，所述金屬互聯結構嵌于介電層中；在所述介電層上依次形成有第二基底和第一隔離層；
[0009]步驟S2:圖案化所述第一隔離層、所述第二基底和所述介電層，以形成開口，露出所述金屬互聯結構；
[0010]步驟S3:沉積第二隔離層，以部分填充所述開口并覆蓋所述第一隔離層；
[0011]步驟S4:去除所述第一隔離層上的部分所述第二隔離層，以減小所述第二隔離層的厚度，降低所述第二隔離層的應力。
[0012]可選地，在所述步驟S4中，去除部分所述第二隔離層，以使所述第二隔離層的厚度小于6K埃。
[0013]可選地，在所述步驟S3中，沉積的所述第二隔離層的厚度為8-12K埃。
[0014]可選地，在所述步驟S1中，所述第一隔離層的厚度為8-12K埃。
[0015]可選地，所述第二隔離層選用硬脂酸四乙氧基硅烷。
[0016]可選地，在所述步驟S4中選用化學機械平坦化的方法去除部分所述第二隔離層。
[0017]可選地，在所述步驟S4之后，所述方法還進一步包括:
[0018]步驟S5:執行退火步驟，以致密化所述第二隔離層；
[0019]步驟S6:去除所述開口底部和所述第一隔離層上方的所述第二隔離層，以露出所述金屬互聯結構和所述第一隔離層；
[0020]步驟S7:沉積導電材料層，以填充所述開口并覆蓋所述第一隔離層；
[0021]步驟S8:平坦化所述導電材料層至所述第一隔離層，以形成通孔。
[0022]可選地，在所述步驟S6中去除所述第二隔離層的同時，去除部分所述第一隔離層，以使所述第一隔離層的厚度為3.5-5.5K埃。
[0023]可選地，在所述步驟S7中所述導電材料層選用金屬鶴。
[0024]本發明還提供了一種基于上述的方法制備得到的半導體器件。
[0025]本發明還提供了一種電子裝置，包括上述半導體器件。
[0026]本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，在所述方法中通過增加所述第一隔離層的厚度，并且在沉積第二隔離層之后，通過平坦化的方法去除部分所述第二隔離層，以減小所述第二隔離層的厚度，降低其應力，以避免所述第二隔離層在后續步驟中發生碎裂或者脫落，提高了器件的良率和性能。
[0027]本發明的優點在于:
[0028](1)徹底改變發生碎裂(Crack)的隔離層疊層(film stack)，使MEMS器件不在發生碎裂現象。
[0029](2)提聞了廣品的良率。
【附圖說明】
[0030]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的裝置及原理。在附圖中，
[0031]圖la-lg為現有技術中半導體器件的制備過程剖面示意圖；
[0032]圖2a_2h為本發明一實施方式中半導體器件的制備過程剖面示意圖；
[0033]圖3為本發明一實施方式中半導體器件的制備工藝流程圖。
【具體實施方式】
[0034]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0035]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0036]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。
[0037]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0038]在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0039]為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外