一種mems器件的制作方法
【技術領域】
[0001]本發明屬于半導體領域，涉及一種MEMS器件的制作方法。
【背景技術】
[0002]微機電系統(MEMS,Micro-Electro-Mechanical System)是指可批量制作的,集微型機構、微型傳感器、微型執行器以及信號處理和控制電路、直至接口、通信和電源等于一體的微型器件或系統。它是以半導體制造技術為基礎發展起來的。MEMS技術采用了半導體技術中的光刻、腐蝕、薄膜等一系列的現有技術和材料，因此從制造技術本身來講，MEMS中基本的制造技術是成熟的。但MEMS更側重于超精密機械加工，并要涉及微電子、材料、力學、化學、機械學諸多學科領域。目前存在很多種類的MEMS應用，比如MEMS陀螺儀、微鏡、RF、微探針、壓力傳感器和一些IR傳感器，MEMS微流體和微冷卻等應用也即將上馬。
[0003]在CMOS上制作MEMS可以通過使用多晶鍺硅(poly-SiGe)作為MEMS構建材料。由于其熱特性兼容CMOS后端處理工藝，因此這種材料被認為是對CMOS有益的。多晶SiGe能夠在400°C左右沉積。換句話說，當直接在主流CMOS技術上進行沉積時，它不會熔化現有的CMOS和后端材料，也允許使用純鍺(Ge)，Ge溶解在過氧化氫(H2O2)中，其中H2O2作為蝕刻齊U。H2O2常用于CMOS后端處理，比氫氟酸或其他常用于MEMS工藝的蝕刻劑更好。這兩種主要特性使MEMS表面微機械工藝一體化兼容先進的CMOS技術。
[0004]工藝兼容性僅是問題的一部分。材料質量也至關重要。一般來說，材料的質量和沉積溫度對于MEMS應用往往呈現相反方向。雖然像鋁和銅一樣的金屬材料兼容CMOS工藝，但是方向性使得他們不適合作為結構材料。而SiGe在這個關鍵的方向性上卻非常適合。在400°C以上和特定條件，SiGe是用于沉積的多晶材料，與多晶硅有著類似的屬性，廣泛用于MEMS材料。這些屬性包括高斷裂強度和低熱彈性虧損(即高Q值)，并且當周期性通過壓力時，SiGe不會出現滯后。這些屬性對于制造高性能MEMS器件是絕對關鍵的。
[0005]現有技術中制作MEMS器件過程中，首先需要在半導體基底上大面積沉積SiGe層作為MEMS結構層的構建材料，由于SiGe層厚度較大，在高應力作用下，SiGe圖案通常會發生剝離現象，使MEMS器件失效。
[0006]因此，提供一種新的MEMS器件的制作方法，以解決現有技術中在形成SiGe層時，SiGe層由于應力發生剝離導致器件失效的問題實屬必要。
【發明內容】
[0007]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種MEMS器件的制作方法，用于解決現有技術中在形成SiGe層時，SiGe層由于應力發生剝離導致器件失效的問題。
[0008]為實現上述目的及其他相關目的，本發明提供一種MEMS器件的制作方法，至少包括以下步驟:
[0009]S1:提供一半導體基底，所述半導體基底表面預先劃分有用于后續制作MEMS敏感結構的MEMS區域；
[0010]S2:在所述半導體基底上形成第一 SiGe層；
[0011]S3:在位于非MEMS區域的第一 SiGe層表面形成若干凹槽，并在所述凹槽內填充塑性材料，形成塑性填充塊；
[0012]S4:去除所述凹槽外多余的塑性材料，然后在所述第一 SiGe層表面形成一覆蓋所述塑性填充塊的第二 SiGe層；
[0013]S5:以位于所述MEMS區域的第一 SiGe層及第二 SiGe層作為結構材料制作MEMS敏感結構。
[0014]可選地，所述半導體基底包括焊墊區域及覆蓋所述焊墊區域的介質層；所述焊墊區域位于所述MEMS區域旁。
[0015]可選地，于所述步驟S3中，在所述焊墊區域上方的第一 SiGe層表面形成若干凹槽。
[0016]可選地，于所述步驟S5之后，進一步去除所述焊墊區域上方的第二 SiGe層、塑性填充塊、第一 SiGe層及介質層以暴露出所述焊墊區域。
[0017]可選地，暴露出所述焊墊區域后，進一步提供一包括腔體區域和鍵合區域的封帽層，將所述腔體區域對準所述MEMS敏感結構、將所述鍵合區域對準所述焊墊區域，然后將所述封帽層與所述半導體基底鍵合，以為所述MEMS敏感結構提供一真空密封環境。
[0018]可選地，所述塑性材料為絕緣高分子材料。
[0019]可選地，所述塑性材料為BCB材料。
[0020]可選地，于所述步驟S3中，所述凹槽的深寬比范圍是0.2?0.5。
[0021]可選地，于所述步驟S3中，采用化學氣相沉積法形成所述塑性填充塊。
[0022]可選地，所述第一 SiGe層與所述第二 SiGe層的厚度比為0.5?2。
[0023]如上所述，本發明的MEMS器件的制作方法，具有以下有益效果:(I)本發明在MEMS器件的制作過程中，在SiGe層中加入塑性填充塊，利用該塑性填充塊的塑性變形能力，吸收SiGe層中的應力，有效防止了 SiGe層發生剝離的現象。(2)由于MEMS區域的SiGe層需要具備特定的彈性系數，因此需要盡量保證這部分SiGe層的完整性，本發明中，塑性填充塊位于非MEMS區域，不會對器件的功能產生影響。(3)本發明中，塑性填充塊位于非MEMS區域，且高寬比范圍是0.2?0.5，減少了對SiGe層導電能力的影響。(4)本發明運用塑性填充塊來吸收應力的同時，也減少了非MEMS區域的SiGe層厚度，降低整體SiG層中的應力。
【附圖說明】
[0024]圖1顯示為本發明的MEMS器件的制作方法的工藝流程圖。
[0025]圖2顯示為本發明的MEMS器件的制作方法中半導體基底的結構示意圖。
[0026]圖3顯示為本發明的MEMS器件的制作方法中在半導體基底上形成第一 SiGe層的示意圖。
[0027]圖4顯示為本發明的MEMS器件的制作方法中在第一 SiGe層表面形成若干凹槽的示意圖。
[0028]圖5顯示為本發明的MEMS器件的制作方法中在凹槽中填充塑性材料形成塑性填充塊的示意圖。
[0029]圖6顯示為本發明的MEMS器件的制作方法中形成第二 SiGe層的示意圖。
[0030]圖7顯示為本發明的MEMS器件的制作方法中制作MEMS敏感結構的示意圖。
[0031]圖8顯示為本發明的MEMS器件的制作方法中暴露出焊墊區域的示意圖。
[0032]圖9顯示為本發明的MEMS器件的制作方法中鍵合封帽層的示意圖。
[0033]圖10顯示為本發明的MEMS器件的制作方法中切掉焊墊區域上方部分封帽層的示意圖。
[0034]元件標號說明
[0035]SI ?S5步驟
[0036]IMEMS 區域
[0037]II非 MEMS 區域
[0038]I半導體基底
[0039]2焊墊區域
[0040]3介質層
[0041]4第一 SiGe 層
[0042]5凹槽
[0043]6性填充塊
[0044]7第二 SiGe 層
[0045]8MEMS敏感結構
[0046]9腔體區域
[0047]10鍵合區域
[0048]11封帽層
【具體實施方式】
[0049]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0050]請參閱圖1至圖10。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0051]本發明提供一種MEMS器件的制作方法，請參閱圖1，顯示為本發明的MEMS器件的制作方法的工藝流程圖，至少包括以下步驟:
[0052]步驟S1:提供一半導體基底，所述半導體基底表面預先劃分有用于后續制作MEMS敏感結構的MEMS區域；
[0053]步驟S2:在所述半導體基底上形成第一 SiGe層；
[0054]步驟S3:在位于非MEMS區域的第一 SiGe層表面形成若干凹槽，并在所述凹槽內填充塑性材料，形成塑性填充塊；
[0055]步驟S4:去除所述凹槽外多余的塑性材料，然后在所述第一 SiGe層表面形成一覆蓋所述塑性填充塊的第二 SiGe層；
[0056]步驟S5:以位于所述MEMS區域的第一 SiGe層及第二 SiGe層作為結構材料制作MEMS敏感結構。
[0057]首先請參閱圖2，執行步驟S1:提供一半導體基底1，所述半導體基底表面預先劃分有用于后續制作MEMS敏感結構的MEMS區域I。
[0058]具體的，所述半導體基底I可以為常規的半導體襯底，如S1、Ge、S01、G0I等，所述半導體基底I中還可以包括CMOS器件、金屬互連層等。
[0059]作為示例，所述半導體基底I中包括焊墊區域2及覆蓋所述焊墊區域2的介質層3 ;所述焊墊區域2位于所述MEMS區域旁，即位于所述半導體基底I的非MEMS區域II。所述焊墊區域2與所述半導體基底中的金屬互連層(此處未予圖示)連接。所述焊墊區域2具有特定圖案，其中部