CMOS?MEMS結構及其形成方法與流程

本發明實施例涉及cmos-mems結構及其形成方法。

背景技術：

微機電系統(mems)傳感器用于包括陀螺儀、加速計或其他傳感應用的各種應用。在mems傳感器周圍維持真空區域。使用mems傳感器生成的信號通過互連結構發送至互補金屬氧化物半導體(cmos)封裝件。

cmos封裝件使用cmos封裝件上的接合焊盤和mems傳感器上的接合焊盤之間的共晶接合界面電連接至mems傳感器。互連結構與mems傳感器周圍的真空區域接觸。

技術實現要素：

根據本發明的一個實施例，提供了一種半導體器件，包括：襯底；金屬層，位于所述襯底上方；傳感結構，位于所述金屬層上方，所述傳感結構包括：除氣層，位于所述金屬層上方；圖案化的除氣阻擋件，接近所述除氣層的頂面；以及電極，位于所述圖案化的除氣阻擋件上方；以及信號發送結構，鄰近所述傳感結構，所述信號發送結構電連接所述電極和所述金屬層。

根據本發明的另一實施例，還提供了一種半導體器件，包括：mems，具有第一傳感工件；cmos，具有對應于所述第一傳感工件的第一傳感結構，所述第一傳感結構包括：第一除氣層；第一圖案化的除氣阻擋件，位于所述第一除氣層上方；以及第一電極，位于所述第一圖案化的除氣阻擋件上方。

根據本發明的又一實施例，還提供了一種用于制造半導體器件的方法，包括：提供襯底；在所述襯底上方形成金屬層；在所述金屬層上方形成第一除氣層；通過第一掩模，圖案化位于所述cmos結構的傳感結構中的所述第一除氣層上方的除氣阻擋件；以及在所述除氣阻擋件上方形成電極。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1是根據本發明的一些實施例的cmos結構的截面。

圖2是根據本發明的一些實施例的cmos-mems結構的截面。

圖3是根據本發明的一些實施例的cmos-mems結構的截面。

圖4是根據本發明的一些實施例的cmos結構的傳感電極的頂視圖。

圖5是根據本發明的一些實施例的cmos結構的傳感電極的頂視圖。

圖6至圖14是根據本發明的一些實施例的用于cmos-mems結構的操作的局部截面。

圖15至圖21是根據本發明的一些實施例的用于cmos-mems結構的操作的局部截面。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。

盡管提出本發明寬泛范圍的數值范圍和參數設定是近似值，但是在特定實例中的數值設定被盡可能精確地報告。任何數值，然而，固有地包含某些必然誤差，該誤差由各自的測試測量結果中發現的標準偏差產生。同樣，正如此處使用的術語“約”一般指在給定值或范圍的10％、5％、1％或0.5％內。或者，術語“約”意思是在本領域普通的技術人員可以考慮到的可接受的平均標準誤差內。除了在操作/工作實例中，或者除非明確指出，否則應該理解，通過術語“大約”修改所有示例中的所有的數值范圍、數量、值和百分比(諸如用于本文所公開的材料的數量、持續時間、溫度、操作條件、比率大小等)。因此，除非有相反規定，本發明和所附權利要求所記載的數值參數設定是可以根據要求改變的近似值。至少，每個數值參數應該至少被解釋為根據被報告的有效數字的數目，并應用普通的四舍五入技術。此處范圍可以表示為從一個端點到另一個端點或在兩個端點之間。此處公開的所有范圍包括端點，除非另有說明。

本發明大體地涉及微機電系統(mems)器件。提出下述描述以使本領域的普通技術人員作出和使用本發明并且下述描述在專利申請及其要求的情況下提出。對優選的實施例的各種修改和在此描述的通用原則和部件對本領域的普通技術人員來說是顯而易見的。因此，本發明并不限于所展示的實施例，而是應被賦予與本文所描述的原理和特征一致的最廣范圍。

在所描述的實施例中，mems指的是使用類半導體工藝制造的并且展現出諸如移動或變形能力的機械特性的一類結構或器件。mems通常但不總是與電信號相互作用。mems器件包括但不限制于陀螺儀、加速計、磁力儀、壓力傳感器和射頻部件。在一些實施例中，mems器件結構可以包括多個上述mems器件。包括mems器件或mems器件結構的硅晶圓稱為mems晶圓。

在所描述的實施例中，mems器件可以指的是實現為微機電系統的半導體器件。mems器件結構可以指的是與多個mems器件的組件相關聯的任何部件。設計的絕緣體上硅(esoi)晶圓可以指的是具有在硅器件層或襯底之下的腔的soi晶圓。覆蓋晶圓或操作晶圓通常指的是在絕緣體上硅晶圓中用作較薄的硅感測襯底的載體的較厚的襯底。覆蓋襯底或操作襯底，和該晶圓或操作晶圓可以互換。

mems器件在由cmos晶圓和mems晶圓限定的圍隔(enclosures)中需要不同壓力。例如，mems中的加速計需要具有較大壓力的圍隔而陀螺儀需要具有較低壓力的圍隔。圍隔中的真空用于幫助具有最小阻力的mems器件的mems部分的自由運動。在一些實施例中，陀螺儀的圍隔中的壓力小于或等于0.001毫巴(mbar)。如果壓力太高，在一些實施例中，mems傳感工件將經歷較高的運動電阻。mems傳感工件的運動電阻減小mems傳感工件的運動速度，mems傳感工件的運動速度延遲由mems傳感工件的運動誘導的信號的生成和轉移。較高的運動速度還將減小由mems傳感工件的運動生成的信號的精度。減小的精度轉而增加用于確定由mems傳感工件生成的信息的計算復雜度。由于電路的復雜度增加，電路中器件的數量和電路的尺寸也增加。然而，另一方面，加速計中的真空應該大于陀螺儀中的真空。盡管低壓有助于mems傳感工件的運動，但是加速計需要更大的壓力以幫助mems傳感工件的阻尼，從而防止mems傳感工件免受造成強噪音的自然擾動。

目前在相同mems器件上集成加速計和陀螺儀引發如何產生擁有不同真空度的兩個圍隔的問題。在一個圍隔中形成除氣層可以增加真空度而從另一圍隔禁止除氣層可以維持低真空度。除氣是由于在cmos晶圓的互連結構中的導電線和通孔的形成期間形成的懸空鍵。在隨后的處理步驟期間，加熱造成懸空鍵的折斷，這釋放了來自互連結構的氣體。該工藝被稱為除氣。壓力與空間中的氣體分子的數量直接成比例。在不包括互連結構和圍隔之間的除氣阻擋件的方法中，隨著圍隔中的氣體分子的數量上升，壓力也上升。

通常地，除氣層可以由氧化物材料制成，而在其上沒有覆蓋的任何除氣阻擋件。可以在面向位于mems傳感工件之間的圍隔的cmos晶圓上形成除氣層。例如，防止氣體分子外擴散的例如氮化物的高致密性材料可以用作除氣阻擋件。通常的，除氣層應該對圍隔完全放開而沒有任何阻礙，從而最大化除氣壓力。除氣層上方沉積的傳感電極必然用作抑制氣體分子從除氣層逸入圍隔的除氣阻擋件。應該設計暴露的除氣層的面積和傳感電極的面積之間的折中從而獲得需要更大真空度的mems器件的最佳性能。

然而，形成除氣層的操作包括圖案化除氣阻擋件以暴露出第一除氣層下面的區域。例如，從截面觀察的去除的除氣阻擋件的寬度等于或大于50μm，形。然后，利用第二除氣層填充暴露的區域以及接下來進行平坦化操作直到使第二除氣層和除氣阻擋件共面。平坦化操作包括但不限制于化學機械拋光(cmp)操作。設計平坦化操作以減小過填充的第二除氣層的厚度，且因此不消耗除氣阻擋件。

此外，在暴露的區域的中心部分處的第二除氣層具有比在暴露的區域的周圍部分處的第二除氣層更大的去除率，其中，第二去除層和去除阻擋件毗鄰。在平坦化操作之后可以觀察到凹陷效應，且這個結構缺陷可以造成隨后沉積的傳感電極不設置在平坦的表面上。例如，如果傳感電極具有網格圖案，網格圖案的頂面不是共面的。盡管由于第二除氣層的非平坦的表面，但是網格圖案的幾何形狀可以轉變。網格圖案的頂面將符合下面的第二除氣層的凹陷表面，并且因此在mems襯底的傳感電極和傳感工件的每個點之間生成不相等的距離。傳感電極和傳感工件之間的不相等的距離降低傳感信號的敏感度，因為這樣的不相等的距離將干擾來源于傳感電極和傳感工件之間的距離的電容信號。

本發明提供了一種cmos結構及其制造方法。cmos結構對應包括加速計的mems結構。cmos結構具有位于除氣層上方的傳感電極，傳感電極具有共面的表面。

本發明提供了一種cmos-mems結構及其制造方法。cmos-mems結構包括集成在一起的至少一個較高真空度圍隔和一個較低真空度圍隔。cmos-mems結構具有位于較高真空度圍隔中的除氣層上方的傳感電極，且傳感電極具有共面的表面。

參照圖1，圖1是根據本發明的一些實施例的cmos結構10的截面。cmos結構10包括半導體襯底100。盡管可以使用其他半導體材料，襯底100可以包括諸如硅的半導體材料。接近襯底100的表面形成多個cmos器件(諸如晶體管)。cmos器件是配置為基于從mems傳感工件接收的信號(未在圖1中示出)通過電連接件實施計算或執行程序的有源電路中的一個。在一些實施例中，有源電路可以進一步包括雙極晶體管(bjt)器件、鰭場效應晶體管(finfet)器件或其他合適的有源器件。襯底100可以稱為電路襯底。

金屬層101定位在襯底100上方，電連接至襯底100。金屬層101可以包括介電層，介電層進一步包括低k介電層、超低k層、諸如鈍化層的非低k介電層等。低k材料具有小于氧化硅的介電常數的介電常數。在一些實施例中，低k材料具有小于約3.9的介電常數。在一些實施例中，低k材料包括氟摻雜的氧化硅、碳摻雜的氧化硅、多孔氧化硅、聚合物材料或其他合適的低k材料。在一些實施例中，超低k材料具有小于或等于約2.5的介電常數。在一些實施例中，超低k材料包括干凝膠、聚合物或其他合適的超低k材料。金屬層101還包括在介電層中形成的可以由銅、鋁、導電聚合物或其他合適的導電元素形成的金屬線和通孔。金屬層101配置為將信號傳送至電路襯底100以及從電路襯底100傳送信號。

參照圖1，在金屬層101上方定位傳感結構103。由于傳感結構103對應于mems器件的傳感工件(未在圖1中示出)，傳感結構103故此得名。可選地闡述，傳感結構103是電路襯底100的組件且設計為與隨后在其上設置的mems器件的傳感工件對準。在一些實施例中，傳感結構103的寬度w等于或大于50微米。傳感結構103包括除氣層103a和接近除氣層103a的頂面的圖案化的除氣阻擋件103b。在一些實施例匯總，除氣層103a的頂面和除氣阻擋件103b的頂面共面。除氣阻擋件103b放置在除氣層103a的部分和稍后在圖2中示出的真空區域之間。將除氣層103a的部分從真空區域分離有助于防止從除氣層103a至真空區域的除氣增加真空區域的壓力。在一些實施例中，除氣阻擋件103b包括與襯底100相同的材料。在一些實施例中，除氣阻擋件103b包括與除氣層103a不同的材料。例如，除氣層103a可以包括通過各種方法沉積的氧化物。除氣阻擋件103b可以包括諸如氮化物的具有高晶格致密性的材料，從而防止除氣氣體分子的外擴散。在一些實施例中，除氣層103a可以是諸如正硅酸乙酯(teos)的氧化硅，以及除氣阻擋件103b可以是氮化物或氮氧化物。在一些實施例中，除氣阻擋件103b包括縱列iv族的氮化物或縱列iv族的氮氧化物。

在圖1中，在圖案化的除氣阻擋件103b上定位傳感電極105。注意，在本文論述中，傳感電極105可以稱為電極。在一些實施例中，傳感電極105可以具有和除氣阻擋件103b相同的圖案。然而，在其他實施例中，傳感電極105可以不需要和除氣阻擋件103b相同的圖案。例如，傳感電極105可以僅設置在除氣阻擋件103b的部分上。然而，傳感電極105可以不直接設置在除氣層103a上。信號發送結構107橫向地鄰近傳感結構103。如圖1所示，一些信號發送結構107電連接傳感電極105和金屬層101中的導電線/通孔。然而，一些信號發送結構107'配置為電連接稍后在圖2中示出的mems襯底和金屬層101中的導電線/通孔。在一些實施例中，信號發送結構107、107'圍繞傳感結構103且從頂視圖的角度沿著傳感結構103的周長布置。在一些實施例中，信號發送結構107包括貫穿除氣阻擋件103b和除氣層103a的溝槽107a，暴露出金屬層101中的頂部金屬的部分。在一些實施例中，頂部金屬可以是金屬層101的第六金屬層并且可以由al組成。導電襯里107b設置在溝槽107a的側壁和底部上方從而將傳感電極105中生成的信號通過金屬層101發送至下面的cmos襯底100。

除氣阻擋件103b和傳感電極105可以采用各種圖案。然而，只要在傳感結構103中均勻地分布圖案(即，不集中地位于特定的區域中)，就可以在本文中描述的cmos結構100和cmos-mems結構20、30中采用該圖案。在一些實施例中，除氣阻擋件103b和傳感電極105可以采用網格圖案。

參照圖2，圖2是根據本發明的一些實施例的cmos-mems結構20的截面。圖2的cmos-mems結構20包括如圖1所示的cmos結構10和cmos結構10上方的mems結構200。mems結構200還擁有mems襯底201和覆蓋襯底202。mems襯底201通過例如共晶接合件203連接至cmos結構10。由mems襯底201的底部、cmos結構10的頂部和共晶接合件203限定的圍隔可以稱為真空區域205。真空區域205在傳感工件207周圍。在真空區域205中維持真空以有助于幫助傳感工件207相對于mems襯底201的運動。mems襯底201和cmos襯底10之間的區域限定mems結構200至cmos結構10的接合位置。mems結構200還包括接合至在與cmos結構10相對的側上的mems襯底201的覆蓋襯底202。覆蓋襯底202還幫助限定圍繞傳感工件207的真空區域205的位置。覆蓋襯底202幫助防止由于外部環境導致的真空區域205中的壓力的增加。覆蓋襯底202熔融接合至mems襯底201以提供圍繞傳感工件207的密封。在一些實施例中，在覆蓋襯底202的底面和cmos結構10的頂面上形成金屬層且覆蓋襯底202共晶地接合至cmos結構10。在一些實施例中，覆蓋襯底202包括與mems襯底201或cmos結構10中的至少一個相同的材料。在一些實施例中，覆蓋襯底202包括與mems襯底201和cmos結構10均不相同的材料。

在一些實施例中，mems襯底201包括：元素半導體，包括晶體硅、多晶硅、晶體鍺、多晶鍺、無定形結構的硅或無定形結構的鍺；化合物半導體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦以及銻化銦；合金半導體，包括sige、gaasp、alinas、algaas、gainas、gainp以及gainasp；任何其他合適的材料或它們的組合。在一些實施例中，合金半導體襯底具有梯度sige部件，其中si和ge的組分從梯度sige部件的一個位置處的一個比率變化至另一位置處的另一比率。在一些實施例中，合金sige形成在硅襯底上方。在一些實施例中，mems襯底201是應變sige襯底。在一些實施例中，半導體襯底具有諸如絕緣體上硅(soi)結構的絕緣體上半導體結構。在一些實例中，半導體襯底包括摻雜的epi層或掩埋層。在一些實施例中，化合物半導體襯底具有多層結構，或襯底包括多層化合物半導體結構。

在一些實施例中，mems結構200包括配置為在真空區域內旋轉或轉移的傳感工件207。傳感工件207在真空區域205內的運動產生傳送至cmos結構10中的有源器件的變化的電信號。在一些實施例中，傳感工件207包括陀螺儀、加速計、壓力傳感器或另一合適的傳感工件207。在一些實施例中，傳感工件207包括配置為由于mems部分的運動誘導電信號的磁性元件。在一些實施例中，傳感工件207配置為繞著一個或多個軸旋轉。在一些實施例中，傳感工件207配置為在平行于cmos結構10的頂面的平面中轉移。

在一些實施例中，覆蓋襯底202共晶地接合至mems襯底201。在實施例中，其中，覆蓋襯底202共晶地接合至mems襯底201。在一些實施例中，在從約430攝氏度至約460攝氏度的溫度范圍內實施共晶接合操作。在一些實施例中，在從約30kn至約60kn的壓力范圍下使覆蓋襯底202擠壓mems襯底201。在一些實施例中，在包括氬、氮氣、氫氣或其他合適的氣體的環境下實施共晶接合操作。

在一些實施例中，mems襯底201和覆蓋襯底202利用其間的薄介電膜熔融接合在一起。請注意，在本發明的示例性實施例中，mems襯底201和覆蓋襯底202在相對較高的處理溫度下通過熔融接合而接合在一起，這使得在密封mems結構的腔之前更完整地從襯底中的介電材料去除化學物質。熔融接合使對兩側晶圓的高溫退火成為可能，這減少在腔形成工藝期間化學物質的除氣。與由于接合率較高的金屬接合相比，通過熔融接合接合的mems結構機械強度更大。此外，熔融接合使得襯底穿孔(tsv)在mems結構中形成而不降低產量。然而，本發明的概念并不限制于此。本領域的普通技術人員將認識到許多變化、修改和替代。例如，多個期望尺寸的圍隔和覆蓋襯底202的表面可以一起通過各向同性刻蝕被限定和圖案化，但是這不是本發明的限制。本領域的普通技術人員將認識到許多變化、修改和替代。多個圍隔用于容納鄰近的傳感工件207。可以根據傳感工件207和/或mems器件的期望的性能決定每個圍隔的尺寸。在一些實施例中，每個圍隔可以具有與其他圍隔不同的尺寸。

參照圖3，圖3是根據本發明的一些實施例的cmos-mems結構30的截面。cmos-mems結構30集成有如圖1所示的cmos-mems結構20和cmos-mems結構40。在一些實施例中，cmos-mems結構20擁有具有較大真空度的真空區域205且cmos-mems結構40擁有具有較低真空度的真空區域305。注意，cmos-mems結構40包括傳感工件307和cmos襯底100上方的傳感結構303。傳感結構303對應地定位在cmos-mems結構40的傳感工件307下方以根據傳感工件307的運動產生傳感信號。除氣層303a位于金屬層101上方且cmos-mems結構40的除氣層303a由除氣阻擋件303b完全地覆蓋。此外，傳感電極309設置在除氣阻擋件303b上方。在一些實施例中，除氣層303a未由除氣阻擋件303b覆蓋且而替代地僅由傳感電極309覆蓋。任意的實施例(即，具有或沒有除氣阻擋件303b)，傳感工件307的底面和傳感電極309的頂面之間的距離是均勻的。可選地闡述，cmos-mems結構40的傳感電極309類似于cmos-mems結構20的傳感電極105，分別橫跨傳感結構103、303的傳感電極本身是共面的。

在圖3中，在真空區域205中具有更大的真空度的cmos-mems結構20可以包括加速計。在真空區域305中具有更低的真空度的cmos-mems結構40可以包括陀螺儀。在一些實施例中，cmos-mems結構20的除氣阻擋件103b的厚度t1為約在一些實施例中，cmos-mems結構20和cmos-mems結構40的除氣阻擋件103b、303b為約相同的厚度。在cmos-mems結構20和40中，傳感工件207、307和對應的cmos傳感結構103、303通過共晶接合件203電連接。在一些實施例中，共晶接合203設置在前述的傳感結構103或303的外側。

參照圖4和圖5，兩個圖示出了根據本發明的一些實施例的cmos結構10的傳感電極105的頂視圖。圖4和圖5可以稱為圖1中所示的平面aa'的頂視圖。平面aa'從在傳感結構103的左端上的信號發送結構107延伸至在傳感結構103的右端上的另一信號發送結構107。在圖4中，網格傳感電極105定位在除氣層103a上方，然后，除氣層103a由信號發送結構107圍繞，該信號發送結構107具有例如由導電襯里107b沉積的溝槽形式。由虛線劃定的區域是指溝槽的由導電襯里107b覆蓋的底面。在一些實施例中，導電襯里107b的材料與傳感電極105的材料相同。在圖5中，螺旋傳感電極105定位在除氣層103a上方，然后，除氣層103a由信號發送結構107圍繞，該信號發送結構107具有例如由導電襯里107b沉積的溝槽形式。由虛線劃定的區域是指溝槽的由導電襯里107b覆蓋的底面。在一些實施例中，導電襯里107b的材料與傳感電極105的材料相同。注意，圖4和圖5中示出的傳感電極105都均勻地分布在cmos結構的傳感結構103中。

圖6至圖14是根據本發明的一些實施例的用于cmos-mems結構20的操作的局部截面。在圖6中，提供了襯底100。在襯底100上方形成如之前討論的金屬層101。在金屬層101的頂面上方沉積第一除氣層103a。在一些實施例中，第一除氣層103a是氧化物層且通過高密度等離子體的輔助形成。然后，除氣阻擋件103'毯式沉積在第一除氣層103a上方。在一些實施例中，除氣阻擋件103'可以是可以有效地防止除氣氣體分子外擴散的具有高晶格致密性的材料。在一些實施例中，除氣阻擋件103'是氮化硅。

在圖7中，通過光刻操作部分地蝕刻除氣阻擋件103'從而在cmos結構的傳感結構103中形成圖案化的除氣阻擋件103b。注意，用于圖案化除氣阻擋件103b的光刻操作包括例如具有網格圖案的第一掩模。在圖8中，第二除氣層103a'毯式沉積在圖案化的除氣阻擋件103b上方，不僅覆蓋在傳感結構103內的除氣阻擋件103b，還延伸至傳感結構103外的除氣阻擋件103b。換言之，形成第二除氣層103a'以填充除氣阻擋件103b之間的間隔并沉積在第一除氣層103a上方，以及覆蓋除氣阻擋件103b。在一些實施例中，第一除氣層103a和第二除氣層103a'通過高密度等離子體的輔助由相同材料形成。在其他實施例中，第二除氣層103a'由不同于第一除氣層103a的材料形成，但是第二除氣層103a'的晶格致密性低于第一除氣層103a的晶格致密性。參照圖9，進行平坦化操作以去除第二除氣層103a'的部分直到暴露出除氣阻擋件103b的頂面。在一些實施例中，平坦化操作包括化學機械拋光。注意，在一些實施例中，cmos中的傳感結構103的寬度w等于或大于50μm。

此外，通過合適的干蝕刻操作在傳感結構103的外側形成溝槽107a、107'a。通過去除除氣阻擋件103b和第一除氣層103a的部分，以及通過暴露出金屬層101的頂部金屬的部分來形成溝槽107a、107'a。注意，可以在當前操作中形成至少兩種類型的溝槽。形成緊緊圍繞傳感結構103的溝槽107a。形成溝槽107'a以圍繞溝槽107a。盡管在當前操作處，溝槽107a、107'a具有相同的結構，但是如稍后將在圖14中討論的，溝槽107a、107'a的電連接不同。在圖10中，導電層105'、1070沉積在除氣阻擋件103b和平坦化的第二除氣層103a上方。導電層的在傳感結構103中的部分可以稱為導電層105'，且導電層的在溝槽107a、107'a的部分可以稱為導電層1070。

在圖11中，通過光刻操作圖案化導電層105'、1070以在傳感結構103內部形成傳感電極105和在傳感結構1030外部形成導電襯里107b、107'b。在一些實施例中，導電層105'、1070是tin。注意，光刻操作包括使用第二掩模去除導電層105'、1070的部分。在一些實施例中，第二掩模擁有與傳感結構103內部的第一掩模的圖案相同的圖案。可選地闡述，傳感電極105具有和下面的除氣阻擋件103b相同的圖案。在一些其他實施例中，第二掩模擁有與傳感結構103內部的第一掩模的圖案不相同的圖案。例如，不是所有的除氣阻擋件103b由傳感電極105覆蓋。除氣阻擋件103b的一些條形件可以直接地暴露于cmos-mems結構的真空區域。在圖12中，在信號發送區域107、107'外部、導電襯底107b、107'b上方形成第一金屬層120。在一些實施例中，第一金屬層120能夠形成與ge的共晶接合。在一些實施例中，第一金屬層120包括al。

在圖13中，提供和接合mems襯底201和覆蓋襯底202。對應地遠離傳感工件207且在與覆蓋襯底202相對的表面上方形成第二金屬層130。在一些實施例中，第二金屬層130是能夠形成與al的共晶接合的金屬。例如，第二金屬層130包括ge。在一些實施例中，用于形成mems襯底201的圖案化和蝕刻技術可以根據mems器件的類型變化。例如，用于mems加速計的圖案化和蝕刻不同于用于mems陀螺儀的圖案化和蝕刻。可以使用如各向異性刻蝕、rie等現有蝕刻技術。在一些實施例中，mems襯底201的厚度可以根據沿著傳感襯底的長度的位置變化，其中，沿著正交于襯底的厚度的方向限定襯底的長度。例如，mems襯底201可以具有在一端的第一厚度、在中心的第二厚度和在另一端的第三厚度。然后，使用研磨和/或其他減薄工藝減薄mems襯底201以獲得所期望的厚度。可以使用現有的如化學機械平坦化(cmp)和/或反應離子蝕刻(rie)的減薄技術來獲得所期望的厚度。可以為減薄工藝使用合適的研磨和拋光設備。本領域的普通技術人員將認識到許多變化、修改和替代。

在圖14中，mems襯底201和cmos結構10通過共晶接合203接合。cmos結構10的接合區與mems襯底201的接合區域接觸。然后，接合界面受壓力和受熱從而回流包括在mems襯底201的接合區域中和cmos結構10的對應的接合區中的導電材料。導電材料的回流導致提供mems襯底201和cmos晶圓10之間歐姆接觸的熔融接合結構。mems襯底201和cmos結構10之間的接合可以是al/ge共晶接合。這消除了為用于傳感襯底和cmos結構10之間的信號提供分離的電路經的需要。請注意，這并不是對本發明的限制。在一些實施例中，共晶接合可以由其他類型的金屬材料組成。共晶反應是相位圖中的三相點，其中，固體合金混合物直接轉化為液相。一旦冷卻，形成即牢固又密封的微結構。共晶金屬組合物作為密封材料具有若干優勢，包括在所期望的圖案中精確地沉積和限定金屬的能力、表面偏差的容差、粗糙度和微粒以及金屬固有的氣密性和導電性。用于容器或封裝件的氣密程度的氣密性對于mems封裝件是有用的，因為封裝件中的器件的機械功能和電功能通常依賴臨界的環境控制。封裝件內部的大氣的變化能夠導致器件的性能的變化或者甚至導致器件的完全失敗。

在共晶接合203的形成之后，限定cmos-mems結構20的真空區域205。真空區域205的真空度取決于從暴露的除氣層103a的除氣的量。在一些實施例中，cmos-mems結構20設計為諸如加速計的低真空度mems器件，因此除氣層103a的部分暴露于真空區域205。

圖15至圖21是根據本發明的一些實施例的用于cmos-mems結構30的操作的局部截面。cmos-mems結構30集成有cmos-mems結構20和cmos-mems結構40。關于cmos-mems結構20的形成的討論可以參照圖6至圖14。在下面僅討論cmos-mems結構40的形成。在圖15中，除氣阻擋件103'毯式沉積在cmos-mems結構40的第一除氣層103a上方。在圖16中，在光刻操作中通過第一掩模圖案化除氣阻擋件103'以在cmos-mems結構20中形成圖案化的除氣阻擋件103b，而在cmos-mems結構40中保持完全的覆蓋。在圖17中，在cmos-mems結構40的傳感結構303中的除氣阻擋件103'上方形成第二除氣層103a'。在一些實施例中，第一除氣層103a和第二除氣層103a'由高密度等離子體的氧化物形成。如圖18中描述的實施第二除氣層103a'的平坦化操作。去除第二除氣層103a'的部分直到暴露出除氣阻擋件103'的頂面。此外，在圍繞cmos結構的傳感結構103、303的信號發送區域中形成溝槽107a、107'a。注意，在cmos-mems結構40中，除氣阻擋件103b完全地覆蓋第一除氣層103a。

在圖19中，導電層105'沉積在傳感結構103、303和信號發送區域107、107'上方。在圖20中，使用第二掩模實施第二光刻操作以圖案化cmos-mems結構20中的導電層105'，而導電層105'完全地覆蓋第一除氣層103a。在圖21中，mems襯底201和覆蓋襯底202預結合并且然后通過例如共晶接合件203接合至cmos襯底10。注意，在圖21中，cmos-mems結構40的第一除氣層103a不暴露于由mems襯底201、覆蓋襯底202和cmos結構10限定的真空區域305，因此cmos-mems結構40中的真空度相對地低于cmos-mems結構20中的真空區域205的真空度。在一些實施例中，cmos-mems結構40包括如在mems襯底201中的傳感工件的陀螺儀。

本發明的一些實施例提供一種cmos結構，該cmos結構包括襯底、襯底上方的金屬層、金屬層上方的傳感結構、以及鄰近傳感結構的信號發送結構。傳感結構包括金屬層上方的除氣層、除氣層上方的圖案化的除氣阻擋件以及圖案化的除氣阻擋件上方的電極。信號發送結構電連接電極和金屬層。

本發明的一些實施例提供了一種cmos-mems結構，該cmos-mems結構包括具有第一傳感工件的mems和具有對應于第一傳感工件的第一傳感結構的cmos。第一傳感結構包括第一除氣層、第一除氣層上方的第一圖案化的除氣阻擋件、以及第一圖案化的除氣阻擋件上方的第一電極。

本發明的一些實施例提供了一種用于制造cmos結構的方法。該方法包括(1)提供襯底；(2)在襯底上方形成金屬層；(3)在金屬層上方形成第一除氣層；(4)通過第一掩模圖案化cmos結構的傳感結構中的第一除氣層上方的除氣阻擋件；以及(5)在除氣阻擋件上方形成電極。

根據本發明的一個實施例，提供了一種半導體器件，包括：襯底；金屬層，位于所述襯底上方；傳感結構，位于所述金屬層上方，所述傳感結構包括：除氣層，位于所述金屬層上方；圖案化的除氣阻擋件，接近所述除氣層的頂面；以及電極，位于所述圖案化的除氣阻擋件上方；以及信號發送結構，鄰近所述傳感結構，所述信號發送結構電連接所述電極和所述金屬層。

在上述半導體器件中，所述除氣阻擋件和所述電極包括相同的圖案。

在上述半導體器件中，還包括：溝槽，貫穿位于所述信號發送結構處的所述除氣阻擋件和所述除氣層；以及導電襯里，位于所述溝槽的側壁和底部上方，與所述金屬層連接。

在上述半導體器件中，所述除氣層包括氧化硅。

在上述半導體器件中，所述除氣阻擋件包括氮化硅。

在上述半導體器件中，所述傳感結構包括等于或大于50μm的寬度。

在上述半導體器件中，所述圖案化的除氣阻擋件包括在所述傳感結構中均勻分布的圖案。

根據本發明的另一實施例，還提供了一種半導體器件，包括：mems，具有第一傳感工件；cmos，具有對應于所述第一傳感工件的第一傳感結構，所述第一傳感結構包括：第一除氣層；第一圖案化的除氣阻擋件，位于所述第一除氣層上方；以及第一電極，位于所述第一圖案化的除氣阻擋件上方。

在上述半導體器件中，還包括：第二傳感工件，位于所述mems中；位于所述cmos中的第二傳感結構，對應于所述第二傳感工件，所述第二傳感結構包括：第二除氣層；第二除氣阻擋件，完全地覆蓋所述第二除氣層；以及第二電極，位于所述第二除氣阻擋件上方。

在上述半導體器件中，所述第一圖案化的除氣阻擋件包括均勻分布在所述第一傳感工件下方的網格圖案。

在上述半導體器件中，所述第一傳感結構和所述第一傳感工件形成加速計。

在上述半導體器件中，所述第二傳感結構和所述第二傳感工件形成陀螺儀。

在上述半導體器件中，所述第一除氣層包括氧化物。

在上述半導體器件中，所述第一傳感工件和所述cmos通過在所述第一傳感結構外部的共晶接合來電連接。

在上述半導體器件中，所述第一除氣阻擋件包括氮化物或氮氧化物。

根據本發明的又一實施例，還提供了一種用于制造半導體器件的方法，包括：提供襯底；在所述襯底上方形成金屬層；在所述金屬層上方形成第一除氣層；通過第一掩模，圖案化位于所述cmos結構的傳感結構中的所述第一除氣層上方的除氣阻擋件；以及在所述除氣阻擋件上方形成電極。

在上述方法中，形成所述第一除氣層包括通過高密度等離子體沉積氧化物。

在上述方法中，還包括：在圖案化所述除氣阻擋件之后沉積第二除氣層；以及平坦化所述第二除氣層直到暴露出所述除氣阻擋件的頂面。

在上述方法中，還包括：在遠離所述傳感結構的所述除氣阻擋件和所述除氣層中形成溝槽。

在上述方法中，在所述除氣阻擋件上方形成所述電極包括：在所述除氣阻擋件上方沉積導電材料；以及圖案化所述導電材料，其中，所述圖案化的除氣阻擋件和所述圖案化的導電材料具有基本上相同的圖案。上面概述了若干實施例的部件、使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實現與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發明的精神和范圍、并且在不背離本發明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。