一種基于二乘二取二架構的移頻電碼化信號驅動系統的制作方法

本發明涉及一種鐵路信號設備系統，尤其是涉及一種基于二乘二取二架構的移頻電碼化信號驅動系統。

背景技術：

隨著我國鐵路事業的發展，對站內軌道電路的要求也越來越高了，安全設備容不得半點閃失，而軌道電路分路不良卻時時威脅著行車安全。為實現對移頻電碼化信號的正確驅動并將移頻電碼化信號正確發送到軌道區段上，需要搭建較為復雜的繼電電路和監測電路來實現，這使得實際設計和施工中需要較多繼電器及監測電路。這些繼電器和監測電路成本較高，且會在機房占用較大空間。另外，某個繼電器發生故障時，無法及時報警，不方便現場維護。

技術實現要素：

本發明的目的就是為了克服上述現有技術存在的缺陷而提供一種基于二乘二取二架構的移頻電碼化信號驅動系統，根據IPS發送的編碼和發碼命令，輸出編碼信號，驅動發碼器生成相應的移頻電碼化信號，同時根據發碼命令，將移頻電碼化信號發送到對應的軌道區段上。此外，CDDM將報警信息發送給SDM，實現板卡運行的監測。該系統利用高性能電路板取代以往繼電電路，降低施工和維護成本。

本發明的目的可以通過以下技術方案來實現：

一種基于二乘二取二架構的移頻電碼化信號驅動系統，包括聯鎖下位機IPS、聯鎖維護臺SDM、移頻電碼化驅動模塊CDDM、發碼器和全電子通信模塊EIOCOM2，所述的發碼器、移頻電碼化驅動模塊CDDM、全電子通信模塊EIOCOM2、聯鎖下位機IPS依次連接，所述的全電子通信模塊EIOCOM2與聯鎖維護臺SDM連接；

所述的移頻電碼化驅動模塊CDDM通過聯鎖下位機IPS獲取編碼和發碼命令，并向發碼器發送編碼信號，驅動發碼器產生相應的移頻信號，同時根據發碼命令選擇發送移頻信號的軌道區段。

所述的聯鎖下位機IPS、全電子通信模塊EIOCOM2和移頻電碼化驅動模塊CDDM均為二乘二取二的安全冗余系統。

所述的移頻電碼化驅動模塊CDDM設有10路編碼信號和6路發碼信號的輸出接口，并帶有對自身模塊上的安全器件進行周期性檢測模塊。

所述的移頻電碼化驅動模塊CDDM包括處理器、編碼繼電器、發碼繼電器和繼電器驅動電源，所述的處理器包括FPGA和CPU，所述的FPGA分別與CPU、編碼繼電器、發碼繼電器、繼電器驅動電源連接；

所述的FPGA周期性地對編碼繼電器、發碼繼電器、繼電器驅動電源狀態進行采樣，并分別發給CPU，CPU通過繼電器驅動電源狀態和編碼發碼繼電器狀態來判斷板卡狀態，然后進行二乘二取二比較得到最終的板卡狀態，并通過全電子通信模塊EIOCOM2將板卡狀態發送給聯鎖維護臺SDM。

所述的FPGA和CPU均采用雙機熱備冗余。

所述的移頻電碼化驅動模塊CDDM還包括與FPGA連接的FBJ采集模塊，該FBJ采集模塊周期性地采集FBJ狀態并發送給FPGA，該FPGA發送給CPU，該CPU通過全電子通信模塊EIOCOM2將FBJ狀態發送給聯鎖下位機IPS以及聯鎖維護臺SDM。

所述的移頻電碼化驅動模塊CDDM還包括分別與處理器、編碼繼電器、發碼繼電器和繼電器驅動電源連接的隔離模塊，當編碼繼電器、發碼繼電器或繼電器驅動電源發生異常的時候，隔離模塊打開隔離繼電器，斷開繼電器供電以及編碼發碼信號和輸出端口的連接。

所述的移頻電碼化驅動模塊CDDM還包括分別與處理器和隔離模塊連接的熔絲模塊；當隔離模塊故障或板卡出現影響安全性的異常情況時，熔絲模塊會將燒斷板卡熔絲，將板卡導向安全態。

所述的聯鎖維護臺SDM具有將收到監測信息保存以及故障報警功能。

當從所述的聯鎖下位機IPS中收到驅動一路以上的編碼命令時，所述的移頻電碼化驅動模塊CDDM將不輸出任何編碼信號。

與現有技術相比，本發明具有以下優點：

1)該系統基于二取二架構和BIT技術，保證了安全性；利用高性能CPU和FPGA及小型繼電器，取代以往繼電電路方式，降低了施工難度和項目成本；而二乘二的冗余設計并支持熱插拔，可以大大提高系統可靠性和可維護性。

2)系統能夠以更低成本，更簡單的施工，以及更方便的維護，來取代以往的繼電電路和監測電路；CDDM能夠根據IPS發送的命令，驅動編碼信號和發碼信號。另外CDDM通過SDM進行故障報警及監測信息保存。

附圖說明

圖1為本發明移頻電碼化信號驅動系統結構示意圖；

圖2為本發明移頻電碼化驅動模塊CDDM內部原理圖。

具體實施方式

下面結合附圖和具體實施例對本發明進行詳細說明。本實施例以本發明技術方案為前提進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護范圍不限于下述的實施例。

如圖1所示，一種基于二乘二取二架構的移頻電碼化信號驅動系統，包括聯鎖下位機IPS、聯鎖維護臺SDM、移頻電碼化驅動模塊CDDM、發碼器FM和全電子通信模塊EIOCOM2，所述的發碼器FM、移頻電碼化驅動模塊CDDM、全電子通信模塊EIOCOM2、聯鎖下位機IPS依次連接，所述的全電子通信模塊EIOCOM2與聯鎖維護臺SDM連接；所述的移頻電碼化驅動模塊CDDM通過聯鎖下位機IPS獲取編碼和發碼命令，并向發碼器發送編碼信號，驅動發碼器產生相應的移頻信號，同時根據發碼命令選擇發送移頻信號的軌道區段。

所述的移頻電碼化驅動模塊CDDM設有10路編碼信號和6路發碼信號的輸出接口，并帶有對自身模塊上的安全器件進行周期性檢測模塊。

如圖2所示，所述的移頻電碼化驅動模塊CDDM包括處理器、編碼繼電器4、發碼繼電器3、繼電器驅動電源，所述的處理器包括FPGA和CPU，所述的FPGA和CPU均采用雙機熱備冗余。所述的FPGA分別與CPU、編碼繼電器4、發碼繼電器3、繼電器驅動電源連接；所述的FPGA周期性地對編碼繼電器、發碼繼電器、繼電器驅動電源狀態進行采樣，并分別發給CPU，CPU通過繼電器驅動電源狀態和編碼發碼繼電器狀態來判斷板卡狀態，然后進行二乘二取二比較得到最終的板卡狀態，并通過全電子通信模塊EIOCOM2將板卡狀態發送給聯鎖維護臺SDM。

所述的移頻電碼化驅動模塊CDDM還包括與FPGA連接的FBJ采集模塊5，該FBJ采集模塊周期性地采集FBJ狀態并發送給FPGA，該FPGA發送給CPU，該CPU通過全電子通信模塊EIOCOM2將FBJ狀態發送給聯鎖下位機IPS以及聯鎖維護臺SDM。

所述的移頻電碼化驅動模塊CDDM還包括分別與處理器、編碼繼電器4、發碼繼電器3和繼電器驅動電源連接的隔離模塊1，當編碼繼電器、發碼繼電器或繼電器驅動電源發生異常的時候，隔離模塊打開隔離繼電器，斷開繼電器供電以及編碼發碼信號和輸出端口的連接。

所述的移頻電碼化驅動模塊CDDM還包括分別與處理器和隔離模塊連接的熔絲模塊2；當隔離模塊故障或板卡出現影響安全性的異常情況時，熔絲模塊會將燒斷板卡熔絲，將板卡導向安全態。

本發明基于二乘二取二架構的移頻電碼化信號驅動系統，利用高性能電路板取代以往繼電電路，降低施工和維護成本。移頻電碼化驅動模塊CDDM經過全電子通信模塊EIOCOM2從聯鎖下位機IPS獲取到編碼命令和發碼命令。根據所收到的命令來驅動發碼器產生移頻電碼化信號，并將改信號發送到對應的軌道區段上。同時將板卡維護信息發給聯鎖維護臺SDM。該系統基于二取二架構和BIT技術，保證了安全性；利用高性能CPU和FPGA及小型繼電器，取代以往繼電電路方式，降低了施工難度和項目成本；而二乘二的冗余設計并支持熱插拔，可以大大提高系統可靠性和可維護性。IPS，SDM和CDDM為自主研發系統。

2個互為冗余的移頻電碼化驅動模塊CDDM同時并行工作，任何一個故障不影響另一個模塊，同時板卡支持熱插拔，提高可維護性。

所述的聯鎖下位機IPS，全電子通信模塊EIOCOM2，移頻電碼化驅動模塊CDDM均為雙系熱備系統，其中EIOCOM2和CDDM支持熱插拔。相對于以往繼電電路，施工難度和設備占用空間都大大降低，從工程和硬件上節約了成本。

軟件上IPS保持既有軟件，SDM增加與全電子通信模塊EIOCOM2的接口，而移頻電碼化驅動模塊CDDM為全新自主開發。移頻電碼化驅動模塊CDDM軟件功能可分為5個子任務：模式管理任務、熔絲單元任務、隔離單元任務、輸出單元任務和維護診斷任務。模式管理任務主要用于確定當前軟件所處的模式；熔絲單元任務用于對熔絲模塊進行周期性的檢測，并在移頻電碼化驅動模塊CDDM出現異常的情況下進行安全態處理；隔離單元任務的主要是進行隔離單元的檢測，并在移頻電碼化驅動模塊CDDM的電源模塊和輸出單元包括發碼模塊及編碼模塊狀態異常的時候進行隔離態處理；輸出單元任務主要任務是獲取編碼和發碼命令，并驅動編碼信號和發碼信號的輸出。周期性檢查電源模塊、編碼狀態和發碼模塊的狀態。周期性采集FBJ狀態；維護診斷任務主要將板卡狀態發送給SDM，以及故障記錄。

如圖2所示，移頻電碼化驅動模塊CDDM支持編碼信號和發碼信號的驅動以及FBJ狀態的采集；CPU根據從IPS收到的編碼命令和發碼命令，通過FPGA來控制編碼單元和發碼單元來驅動編碼信號發碼信號的輸出。FBJ狀態采集模塊定期采集FBJ狀態并將該狀態發送給CPU。FPGA會定期回讀編碼繼電器和發碼繼電器狀態，并傳送給CPU，CPU會以此判斷編碼模塊和發碼模塊狀態。移頻電碼化驅動模塊CDDM將編碼模塊、發碼模塊狀態以及FBJ狀態等信息發給SDM。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到各種等效的修改或替換，這些修改或替換都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以權利要求的保護范圍為準。