防靜電器件及其制造方法、基板的制作方法
【技術領域】
[0001]本發明涉及一種防靜電器件、防靜電器件的制造方法以及包括該防靜電器件的基板。
【背景技術】
[0002]液晶顯示器的陣列基板包括像素單元和驅動該像素單元的薄膜晶體管。通常，在生產薄膜晶體管時，由于摩擦等原因，會在薄膜晶體管的不同的導電層上產生靜電，當靜電積累到一定程度就會出現靜電擊穿現象，這會導致陣列基板上的像素電路短路而受損。
[0003]為了防止出現靜電擊穿現象，一般需要在制造薄膜晶體管的同時形成一個防靜電器件，以避免在不同的導電層之間出現靜電擊穿現象。圖1顯示現有技術中的一種防靜電器件的剖視圖。如圖1所示，該防靜電器件主要包括第一導電層11、形成在第一導電層11上的第一絕緣層12、形成在第一絕緣層12上的第二導電層15、形成在第二導電層15上的第二絕緣層16、形成在第二絕緣層16中的過孔02、形成在第二絕緣層16和第一絕緣層12中的過孔
03、和形成在第二絕緣層16上的第三導電層17。
[0004]如圖1所示，在現有技術中，該防靜電器件的第二導電層15經由過孔02與第三導電層17電連接，第三導電層17經由過孔03與第一導電層11電連接。因此，在現有技術中，在形成第三導電層17之前，第二導電層15與第一導電層11之間是相互電隔離開的。因此，在形成第三導電層17之前，在第二導電層15與第一導電層11之間存在電壓差(因為在制造的過程中，例如，摩擦等原因，會導致第二導電層15和第一導電層11上存在靜電，當靜電積累到一定程度就會出現靜電擊穿現象)，當該電壓差足夠高時，就會擊穿第二導電層15與第一導電層11之間的第一絕緣層12，這會導致陣列基板上的像素電路短路而受損。
[0005]因此，在現有技術中，在制造薄膜晶體管的過程中，依然會出現靜電擊穿現象。靜電擊穿會導致顯示裝置中的陣列基板上的像素電路受損，嚴重時會導致陣列基板上的像素電路短路，陣列基板無法正常工作。
[0006]此外，如圖1所示，在現有技術中，電連接第三導電層17和第一導電層11的過孔03需要貫穿第一絕緣層12和第二絕緣層13，這導致過孔03的長度較大，難以制作。有時實際形成的過孔03不能完全貫穿第一絕緣層12和第二絕緣層16，這會導致第三導電層17不能電連接到第一導電層11，增加了第三導電層17與第一導電層11之間電斷開(OPEN)的概率。
【發明內容】
[0007]本發明的目的旨在解決現有技術中存在的上述問題和缺陷的至少一個方面。
[0008]根據本發明的一個目的，提供一種防靜電器件，其能夠消除不同導電層之間的電位差，有效地防止在不同導電層之間出現靜電擊穿現象。
[0009]根據本發明的另一個目的，提供一種防靜電器件，其能夠減小跨接兩個導電層的過孔的長度，有效降低了兩個導電層之間出現電斷開的概率。
[0010]根據本發明的一個方面，提供一種防靜電器件，包括:第一導電層;第一絕緣層，形成在所述第一導電層上;有源層，形成在所述第一絕緣層上；刻蝕阻擋層，形成在所述有源層上;第二導電層，形成在所述刻蝕阻擋層上，包括相互隔開的第一部分和第二部分;第二絕緣層，形成在所述第二導電層上；和第三導電層，形成在所述第二絕緣層上，所述第二導電層的第一部分和第二部分分別通過形成在所述刻蝕阻擋層中的第一過孔和第二過孔與所述有源層電連接，并且分別通過形成在所述第二絕緣層中的第三過孔和第四過孔與所述第三導電層電連接，所述第二導電層的第一部分和第二部分中的一個通過貫穿所述刻蝕阻擋層和所述第一絕緣層的第五過孔與所述第一導電層電連接。
[0011]根據本發明的另一個方面，提供一種陣列基板，包括前述防靜電器件。
[0012]根據本發明的另一個方面，提供一種制造前述防靜電器件的方法，包括以下步驟:
[0013]在所述第一導電層上形成第一絕緣層；
[0014]在所述第一絕緣層上形成有源層；
[0015]在所述有源層上形成刻蝕阻擋層；
[0016]形成貫穿所述刻蝕阻擋層的第一過孔和第二過孔和形成貫穿所述刻蝕阻擋層和所述第一絕緣層的第五過孔；
[0017]在所述刻蝕阻擋層上形成第二導電層，所述第二導電層的第一部分和第二部分分別通過所述第一過孔和第二過孔與所述有源層電連接，所述第二導電層的第一部分和第二部分中的一個通過所述第五過孔與所述第一導電層電連接；
[0018]在所述第二導電層上形成第二絕緣層；
[0019]形成貫穿所述第二絕緣層的第三過孔和第四過孔;和
[0020]在所述第二絕緣層上形成第三導電層，所述第三導電層分別通過所述第三過孔和第四過孔與所述第二導電層的第一部分和第二部分電連接。
[0021]在根據本發明的前述各個實施例的防靜電器件中，第二導電層通過一個單獨的過孔與第一導電層電連接，可以及時消除生產過程中第二導電層與第一導電層之間的電位差，有效防止了在生產過程中出現靜電擊穿現象。
[0022]在本發明的一個實例性的實施例中，前述防靜電器件可以在制造薄膜晶體管的同時同步形成，以避免在制造薄膜晶體管的過程中在不同的導電層之間出現靜電擊穿。
[0023]此外，在本發明的前述各個實施例中，跨接兩個導電層的過孔只需貫穿一層絕緣層，因此，減小了跨接過孔的長度，降低了兩個導電層之間出現電斷開的概率。
[0024]通過下文中參照附圖對本發明所作的描述，本發明的其它目的和優點將顯而易見，并可幫助對本發明有全面的理解。
【附圖說明】
[0025]圖1顯示現有技術中的一種防靜電器件的剖視圖；
[0026]圖2顯示根據本發明的一個實例性的實施例的防靜電器件的剖視圖；和
[0027]圖3a_3h顯示制造圖2所示的防靜電器件的過程。
【具體實施方式】
[0028]下面通過實施例，并結合附圖，對本發明的技術方案作進一步具體的說明。在說明書中，相同或相似的附圖標號指示相同或相似的部件。下述參照附圖對本發明實施方式的說明旨在對本發明的總體發明構思進行解釋，而不應當理解為對本發明的一種限制。
[0029]另外，在下面的詳細描述中，為便于解釋，闡述了許多具體的細節以提供對本披露實施例的全面理解。然而明顯地，一個或多個實施例在沒有這些具體細節的情況下也可以被實施。在其他情況下，公知的結構和裝置以圖示的方式體現以簡化附圖。
[0030]根據本發明的一個總體技術構思，提供一種防靜電器件，包括:第一導電層;第一絕緣層，形成在所述第一導電層上;有源層，形成在所述第一絕緣層上;刻蝕阻擋層，形成在所述有源層上;第二導電層，相互隔開的第一部分和第二部分，形成在所述刻蝕阻擋層上；
[0031]其中，所述第二導電層的第一部分和第二部分分別通過形成在所述刻蝕阻擋層中的第一過孔和第二過孔與所述有源層電連接；
[0032]所述第二導電層的第一部分和第二部分中的一個通過貫穿所述刻蝕阻擋層和所述第一絕緣層的第五過孔與所述第一導電層電連接。
[0033]基于上述結構，相對于現有技術，第一導電層和第二導電層在未設置第三導電層之前即可實現電連接，進而能夠消除上述兩個不同導電層之間的電位差，有效地防止在不同導電層之間出現靜電擊穿現象。
[0034]在上述提供的前程結構之上，進一步設置第二絕緣層，形成在所述第二導電層上；和第三導電層，形成在所述第二絕緣層上。所述第二導電層的第一部分和第二部分分別通過形成在所述第二絕緣層中的第三過孔和第四過孔與所述第三導電層電連接。
[0035]如此設置，結合前程結構中的第二導電層與第一導電層的電連接結構，以及第二導電層與第三導電層的電連接結構，替換將現有技術中第一導電層和第三導電層直接貫通的電連接結構，避免了形成長度較大的過孔，降低了第三導電層與第一導電層斷路的概率。O
[0036]圖2顯示根據本發明的一個實例性的實施例的防靜電器件的剖視圖。
[0037]在本發明的一個實例性的實施例中，公開了一種防靜電器件。如圖2所示，該防靜電器件主要包括第一導電層110、第一絕緣層120、有源層130、刻蝕阻擋層140、第二導電層150、第二絕緣層160和第三導電層170。
[0038]如圖2所不，在圖不的實施例中，第一絕緣層120形成在第一導電層110上。有源層130通過構圖工藝形成在第一絕緣層120上。刻蝕阻擋層140形成在有源層130上。第二導電層150形成在刻蝕阻擋層140上，該第二導電層150包括通過單次構圖工藝一次性地形成的第一部分151和第二部分152。第一部分151和第二部分152相互隔開。第二絕緣層160形成在第二導電層150上。第三導電層170形成在第二絕緣層160上。
[0039]請繼續參見圖2，在圖示的實施例中，第二導電層150的第一部分151和第二部分152分別通過形成在刻蝕阻擋層140中的第一過孔10和第二過孔20與有源層130電連接，并且第二導電層150的第一部分151和第二部分152分別通過形成在第二絕緣層150中的第三過孔30和第四過孔40與第三導電層170電連接。
[0040]在本發明的一個實例性的實施例中，如圖2所示，第二導電層150的第一部分151和第二部分152中的一個通過貫穿刻蝕阻擋層140和第一絕緣層120的第五過孔50與第一導電層110電連接。在圖示的實施例中，第二導電層150的第一部分151通過貫穿刻蝕阻擋層140和第一絕緣層120的第五過孔50與第一導電層110電連接。但是，本發明不局限于圖示的實施例，例如，圖2中的第二導電層150的第一部分151和第二部分152的位置可以互換。
[0041]在本發明的一個實施例中，如圖2所示，第三導電層170可以為由銦錫氧化物(ITO)制成的透明導電層。
[0042]在本發明的一個實施例中，如圖2所示，第一絕緣層120和第二絕緣層160可以為由無機絕緣材料制成的鈍化保護層。例如，第一絕緣層120和第二絕緣層160可以由二氧化硅Si02、氮化硅SiNx、氮氧化硅S1