一種像素電路、顯示面板、顯示裝置及其驅動方法與流程

本發明涉及顯示技術領域，尤其涉及一種像素電路、顯示面板、顯示裝置及其驅動方法。

背景技術：

顯示裝置，例如tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶體管-液晶顯示器)在顯示畫面時，逐行對柵線進行掃描，以逐行選通每一行柵線，然后通過數據線將數據電壓輸出至每一個亞像素，最終實現一幀圖像。現有技術中，在顯示連續多幀圖像時，通常是以特征的頻率，例如60hz對全屏圖像進行更新。然而這樣一來，當顯示圖像中的一部分在連續多幀不發生變化時，多次全屏刷新會增加功耗。

技術實現要素：

本發明的實施例提供一種像素電路、顯示面板、顯示裝置及其驅動方法，能夠解決全屏更新顯示圖像，導致功耗增加的問題。

為達到上述目的，本發明的實施例采用如下技術方案：

本發明實施例的一方面，提供一種顯示面板，包括硅基底，以及制作在所述硅基底上的顯示單元和存儲單元；所述存儲單元與所述顯示單元一一對應，所述存儲單元被構造成接收并存儲對應的單個顯示單元的顯示數據。

優選的，所述顯示面板包括多個亞像素，每個亞像素內設置有所述顯示單元；所述存儲單元設置于所述亞像素內，或者設置于相鄰兩個亞像素之間。

優選的，構成所述硅基底的材料包括單晶硅。

優選的，所述存儲單元為靜態隨機存儲器。

優選的，所述顯示單元包括依次覆蓋所述硅基底的反射層和液晶層。

優選的，所述顯示單元還包括位于設置于所述硅基底上的有機發光顯示器件或發光二極管顯示器件。

優選的，所述顯示面板還包括制作于硅基底上的數據驅動電路，其連接所述顯示單元和所述存儲單元；所述數據驅動電路被構造成能夠將所述存儲單元中存儲的顯示數據加載到所述顯示單元中。

優選的，所述數據驅動電路包括伽馬電壓模塊、多個開關模塊以及多個解碼模塊；每個所述解碼模塊與一個所述存儲單元、一個開關模塊以及一條數據線電連接；所述解碼模塊被構造成根據所述存儲單元中存儲的顯示數據，開啟所述開關模塊中的一個開關器件；一個所述開關模塊通過該開關模塊中的各個開關器件與所述伽馬電壓模塊的多個灰階輸出端一一電連接；所述伽馬電壓模塊產生多個灰階電壓并通過所述開關模塊中開啟的開關器件輸出至與該開關器件電連接的數據線上。

進一步優選的，所述伽馬電壓模塊包括伽馬電壓調節子模塊、多個數模轉換子模塊、多個運算放大子模塊；所述伽馬電壓調節子模塊的多個輸出端與各個數模轉換子模塊一一電連接；每個數模轉換子模塊還與一個所述運算放大子模塊的輸入端電連接；所述運算放大子模塊的輸出端為所述伽馬電壓模塊的灰階輸出端。

本發明實施例的另一方面，提供一種像素電路，包括設置于硅基底上的存儲單元，該存儲單元被構造成接收并存儲與該像素電路所在的亞像素相匹配的顯示數據。

本發明實施例的又一方面，提供一種顯示裝置，包括如上述所述的顯示面板以及與所述顯示面板相連接的圖像處理器，所述圖像處理器被構造成向存儲單元輸出顯示數據，該顯示數據與和該存儲單元相對應的顯示單元所在的亞像素相匹配。

本發明實施例的再一方面，提供一種用于驅動如上所述的任意一種顯示裝置的方法，當顯示面板包括數據驅動電路和亞像素時，所述方法包括：在顯示一幀圖像之前，圖像處理器確定各個亞像素是動態像素還是靜態像素；所述圖像處理器向與所述動態像素中的顯示單元相對應的存儲單元，輸出與該動態像素相匹配的顯示數據；所述存儲單元對該顯示數據進行存儲；所述數據驅動電路將所述存儲單元中存儲的顯示數據加載到所述顯示單元中；對各個亞像素進行選通，進行圖像顯示。

優選的，當所述數據驅動電路包括伽馬電壓模塊、開關模塊以及解碼模塊時，所述數據驅動電路將所述存儲單元中存儲的顯示數據加載到所述顯示單元中包括：所述解碼模塊根據所述存儲單元中存儲的顯示數據，開啟所述開關模塊中的一個開關器件；所述伽馬電壓模塊產生多個灰階電壓并通過所述開關模塊中開啟的開關器件輸出至與該開關器件電連接的數據線上。

優選的，在所述圖像處理器確定各個亞像素是動態像素還是靜態像素之后，所述圖像處理器向與所述動態像素中的顯示單元相對應的存儲單元，輸出與該動態像素相匹配的顯示數據之前包括：所述圖像處理器獲取所述動態像素的地址，并根據所述地址對所述動態像素進行尋址。

優選的，所述圖像處理器確定各個亞像素是動態像素還是靜態像素包括：所述圖像處理器獲取連續多幀圖像的顯示數據；當與一亞像素相匹配的連續前n幀顯示數據的重復次數大于或等于m時，所述圖像處理器確定該亞像素為靜態像素，反之為動態像素；1＜m≤n，n、m為正整數。

本發明提供一種像素電路、顯示面板、顯示裝置及其驅動方法。由上述可知，每個顯示單元均對應一個存儲單元，且該存儲單元存儲有與該顯示單元相匹配的顯示數據。在此情況下，可以在顯示一幀圖像之前，對各個亞像素是靜態像素還是動態像素進行判斷。其中，在顯示連續多幀圖像時，圖像中發生變化的部分所對應的亞像素為動態像素，反之為靜態像素。在此情況下，動態像素中的顯示單元相對應的存儲單元可以接收與該動態像素相匹配的顯示數據，以實現顯示數據的刷新，而與靜態像素中的顯示單元相對應的存儲單元只需要保持之前存儲的顯示數據即可。這樣一來，在顯示連續多幀圖像，且圖像中的一部分在連續多幀中不發生變化時，與動態像素中的顯示單元相對應的存儲單元接收顯示數據，而與靜態像素中的顯示單元相對應的存儲單元無需接收新的顯示數據。因此，在顯示過程中無需對全屏圖像進行更新，以達到降低功耗的目的。基于此，當一幀圖像中所有亞星蘇均為靜態像素時，則該幀無需對整個顯示圖像進行刷新。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1a為本發明實施例提供的一種顯示面板的結構示意圖；

圖1b為本發明實施例提供的另一種顯示面板的結構示意圖；

圖2為圖1a或1b中顯示單元的縱向剖視圖；

圖3為本發明實施例提供的另一種顯示面板的結構示意圖；

圖4為圖3中數據驅動電路的一種具體結構示意圖；

圖5為圖3中數據驅動電路的另一種具體結構示意圖；

圖6為本發明實施例提供的一種顯示裝置的結構示意圖；

圖7為本發明實施例提供的又一種顯示面板的結構示意圖；

圖8為本發明實施例提供的一種顯示裝置的驅動方法流程圖；

圖9為圖1a中亞像素與數據線和柵線的連接示意圖。

附圖標記：

01-硅基底；02-反射層；03-液晶層；04-彩色濾光層；10-數據驅動電路；101-存儲單元；102-顯示單元；103-亞像素；120-伽馬電壓模塊；1201-伽馬電壓調節子模塊；1202-數模轉換子模塊；1203-運算放大子模塊；121-開關模塊；1210-開關器件；122-解碼模塊；103-系統接口；20-圖像處理器；30-時序控制器。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

本發明實施例提供一種顯示面板，如圖1a所示，包括硅基底01，以及制作在硅基底01上的顯示單元102。此外，該顯示面板還包括通過cmos工藝制作于硅基底01上的存儲單元101(register)。其中，存儲單元101與顯示單元102一一對應，該存儲單元被構造成接收并存儲對應的單個顯示單元的顯示數據(r、g或b)。

需要說明的是，當上述顯示面板包括多個亞像素103時，每個亞像素103內設置有上述顯示單元102。

在此情況下，該顯示面板包括用于設置上述亞像素103的顯示區，此外還包括位于所述顯示區周邊的非顯示區。在此情況下，上述存儲單元101可以設置于上述非顯示區。然而，由于每個顯示單元102對應有一個存儲單元101，因此對于高ppi(pixelsperinch，像素密度)顯示面板而言，存儲單元101的數量較多，從而增加了非顯示區的布線難度。因此，優選的，上述存儲單元101可以如圖1a所示，設置于該亞像素103內。或者，該存儲單元101可以如圖1b所示設置于相鄰兩個亞像素103之間。

此時，上述存儲單元101與顯示單元102一一對應，是指一圖像幀內，該存儲單元101內存儲的顯示數據與該顯示單元102所在的亞像素103相匹配。

此外，構成上述硅基底01的材料包括單晶硅、多晶硅或者非晶硅。優選的，可以選擇材料純度高的單晶硅構成上述硅基底01。

此外，上述與每個顯示單元102相匹配的顯示數據可以為8bit的二進制數，該8bit的二進制數可以有2⁸＝256種組合，用于與256個灰階值(0、1……255)相對應。

在此基礎上，設置于該硅基底01上的器件，可以位于不同層。例如，當上述硅基底01上，且位于每個亞像素103內設置有tft時，上述存儲單元101相對于該tft而言，可以位于該硅基底01的下層。

進一步優選的，上述存儲單元101為靜態隨機存儲器(staticrandomaccessmemory，sram)。這樣一來，在不需要刷新電路的情況下，該sram即可以對其內部的數據進行存儲。從而可以避免設置刷新電路導致功耗上升的問題。

綜上所述，每個顯示單元均對應一個存儲單元101，且該存儲單元101存儲有與該顯示單元102所在的亞像素103相匹配的顯示數據。在此情況下，可以在顯示一幀圖像之前，對各個亞像素103是靜態像素還是動態像素進行判斷。其中，在顯示連續多幀圖像時，圖像中發生變化的部分所對應的亞像素103為動態像素，反之為靜態像素。在此情況下，動態像素相對應的存儲單元101可以接收與該動態像素相匹配的顯示數據，以實現顯示數據的刷新，而與靜態像素相對應的存儲單元101只需要保持之前存儲的顯示數據即可。這樣一來，在顯示連續多幀圖像，且圖像中的一部分在連續多幀中不發生變化時，與動態像素相對應的存儲單元101接收顯示數據，而與靜態像素相對應的存儲單元無需接收新的顯示數據。因此，在顯示過程中無需對全屏圖像進行更新，以達到降低功耗的目的。基于此，當一幀圖像中所有顯示單元均為靜態像素時，則該幀無需對整個顯示圖像進行刷新。

在此基礎上，上述顯示面板可以為硅基液晶顯示面板。在此情況下，該顯示單元102如圖2所示，還包括依次覆蓋硅基底01的反射層02和液晶層03。該反射層02可以對外界光源入射至顯示面板的光線進行反射，該反射光通過偏轉角度不同的液晶層03，以顯示不同的灰階。

基于此，該顯示單元102還包括如圖2所示，設置于上述液晶層03靠近該反射層02一側的彩色濾光層04。或者該彩色濾光層04還可以設置于背離反射層02一側。這樣一來，通過上述彩色濾光層04可以實現彩色顯示。

或者，上述顯示面板可以為硅基發光二極管顯示面板。在此情況下，上述顯示單元102還包括位于設置于硅基底01上的有機發光顯示器件(organiclightemittingdiode，oled)或發光二極管顯示器件。

此外，如圖3所示，上述顯示面板還包括與顯示單元102和存儲單元101相連接的數據驅動電路10。該數據驅動電路10通過cmos工藝制作于上述硅基底01上，且被構造成將每個存儲單元101中存儲的顯示數據加載到上述顯示單元102中。

以下對上述數據驅動電路10的具體結構進行詳細的說明。

具體的，該數據驅動電路10如圖4所示，包括伽馬電壓模塊120、多個開關模塊121(mux)以及多個解碼模塊122。

其中，每個解碼模塊122與一個存儲單元101、一個開關模塊121以及一條數據線(dataline，dl)電連接。基于此，每個顯示單元102對應有一條數據線dl、一個解碼模塊122、一個存儲單元101以及一個開關模塊121。

該解碼模塊122被構造成根據存儲單元101中存儲的顯示數據，開啟開關模塊121中如圖5所示的一個開關器件1210。

需要說明的是，當每個存儲單元101中存儲的顯示數據為8bit的二進制數時，該開關模塊121可以包括256個開關器件1210。在此情況下，每一種組合的8bit的二進制數可以對應開啟一個開關器件1210。

在此基礎上，一個開關模塊121通過該開關模塊121中的各個開關器件1210與伽馬電壓模塊120的多個灰階輸出端一一電連接。該伽馬電壓模塊120產生多個(可以為256個)灰階電壓并通過開關模塊121中開啟的開關器件1210輸出至與該開關器件1210電連接的數據線dl上。

需要說明的是，與該開關器件1210電連接的數據線dl是指，當一開關器件1210導通時，由于與該開關器件1210的一端與灰階輸出端電連接，另一端與解碼模塊122電連接，而該解碼模塊122又與一數據線dl電連接，因此伽馬電壓模塊120輸出至該灰階輸出端的模擬電壓，能夠通過上述導通的開關器件1210，傳輸至通過解碼模塊122與該開關器件1210電連接的數據線dl上。

在此情況下，上述伽馬電壓模塊120如圖5所示，包括伽馬電壓調節子模塊1201、多個數模轉換子模塊1202(dac)以及多個運算放大子模塊1203。

其中，伽馬電壓調節子模塊1201的多個輸出端與各個數模轉換子模塊1202一一電連接。

具體的，該伽馬電壓調節子模塊1201通過其內部的存儲單元，能夠生成與256個灰階值一一對應的數字信號，并分別通過256個輸出端輸出至與各個輸出端相連接數模轉換子模塊1202中，以通過該數模轉換子模塊1202將上述數字信號轉換為模擬信號。

此外，每個數模轉換子模塊1202還與一個運算放大子模塊1203(op)的輸入端電連接。從而通過該運算放大子模塊1203與上述模擬信號進行放大處理。

在此情況下，該運算放大子模塊1203的輸出端為上述伽馬電壓模塊120的灰階輸出端，用于與一個開關模塊121中的一個開關器件1210電連接。

綜上所述，在顯示一幀圖像之前，可以對的亞像素103進行判斷，以確認出哪些亞像素103為動態像素，哪些為靜態像素。在此情況下，動態像素中的顯示單元102相對應的存儲單元101接收與該動態像素相匹配的顯示數據，以對該存儲單元101存儲的顯示數據進行刷新。而與靜態像素中的顯示單元102相對應的存儲單元101保持原有的顯示數據。接下來，如圖4所示，每個連接有解碼模塊122的存儲單元101均通過一個開關模塊121連接伽馬電壓模塊120。基于此，通過解碼模塊122將存儲單元101中存儲的8bit二進制數對應到伽馬電壓模塊120中的伽馬電壓調節子模塊1201生成的256個(0～255)不同的灰階電壓值上。然后通過伽馬電壓模塊120中的數模轉換子模塊1202轉換成數據線dl上的數據電壓(vdata)，并輸入至與該數據線dl相連接的每一個顯示單元102中，以對該顯示單元102進行充電，從而實現圖像顯示。

在此基礎上，上述數據驅動電路10還包括如圖4所示的時序控制模塊30(tcon)。該時序控制模塊30與存儲單元101、伽馬電壓模塊120、解碼模塊122電連接。此外，時序控制模塊30通過系統接口103接收垂直同步信號(verticalsynchronization，vsync)、水平同步信號(horizontalsynchronization，hsync)或者復位信號(rst)等。而時序控制模塊30在上述信號控制下，向存儲單元101、伽馬電壓模塊120、解碼模塊122輸出時序控制信號，以使得存儲單元101、伽馬電壓模塊120、解碼模塊122根據上述時序信號進行接收或發送數據。

本發明實施例提供一種顯示裝置，包括如上所述的任意一種顯示面板以及與顯示面板相連接的，如圖6所示的圖像處理器20(graphicsprocessingunit，gpu)。該圖像處理器20用于向存儲單元101輸出顯示數據，該顯示數據與和該存儲單元101相對應的顯示單元102所在的亞像素103相匹配。

此外，上述圖像處理器20為一種應用處理器(applicationprocessor，ap)。其中，圖像處理器20通過數據驅動電路10的系統接口103(systeminterface)與該數據驅動電路10相連接。該圖像處理器20存儲有連續多幀圖像。

在此情況下，圖像處理器20將一幀圖像中與動態像素相匹配的顯示數據以數據包的形式發送至與各個動態像素中的顯示單元102相對應的存儲單元101中，以對該存儲單元101存儲的顯示數據進行刷新。

其中，當圖像處理器20向與各個動態像素中的顯示單元102相對應的存儲單元101發送顯示數據時，可以設置優先級，以使得存儲單元101根據上述優先級依次接收到對應的顯示數據。雖然各個存儲單元101接收數據時具有先后順序的，但是上述數據傳送過程很快。在此基礎上，由于每個顯示單元102連接有一條數據線dl，因此當顯示驅動電路10將每個存儲單元101中存儲的顯示數據加載到上述顯示單元102中時，本申請可以控制所有柵線同時開啟，以顯示圖像，從而無需對柵線進行逐行掃描，進而可以提高顯示面板切換畫面的響應時間。

需要說明的是，在本發明實施例中，顯示裝置具體可以為顯示器、電視、數碼相框、手機或平板電腦等任何具有顯示功能的產品或者部件。該顯示裝置具有與前述實施例提供的顯示面板相同的有益效果，此處不再贅述。

本發明實施例提供一種像素電路，該像素電路包括設置于硅基底01上的存儲單元101，該存儲單元101用于接收并存儲與該像素電路所在的亞像素103相匹配的顯示數據。

基于此，顯示面板還包括上述數據驅動電路10。同上所述，當該顯示面板與圖像處理器20相連接時，該圖像處理器20可以向各個存儲單元101輸出顯示數據。數據驅動電路10將每個存儲單元101中存儲的顯示數據加載到上述顯示單元102中。

需要說明的是，上述顯示面板與本發明前述實施例提供的顯示面板相同的有益效果，此處不再贅述。

本發明實施例提供一種用于驅動如上述顯示裝置的方法，當顯示面板包括數據驅動電路10和上述亞像素103時，該方法如圖8所示包括：

s101、在顯示一幀圖像之前，圖像處理器20確定各個亞像素103是動態像素還是靜態像素。

該步驟具體包括：首先，圖像處理器20獲取連續多幀圖像的顯示數據。

接下來，當與一亞像素103相匹配的連續前n幀顯示數據的重復次數大于或等于m時，該圖像處理器20確定該亞像素103為靜態像素，反之為動態像素。其中，1＜m≤n，n、m為正整數。

此外，該圖像處理器20在上述執行步驟s101的同時，還可以對各個亞像素103進行渲染。

s103、圖像處理器20向與上述動態像素中的顯示單元102相對應的存儲單元101，輸出與該動態像素相匹配的顯示數據。該存儲單元101對該顯示數據進行存儲。

需要說明的是，在上述步驟s101之后，步驟s103之前，該方法還包括：

步驟s102、圖像處理器20獲取動態像素的地址，并根據上述地址對動態像素進行尋址。

具體的，由上述可知，每個亞像素103通過其內部的顯示單元102連接有一條數據線dl，位于同一行的亞像素103通過其內部的顯示單元102連接同一條柵線gl。在此情況下，與位于同一列且不同行的多個亞像素103相連接的數據線dl的布線順序，可以與上述多個亞像素103依次排列的順序相對應。例如，對于同一列且不同行的多個亞像素103而言，如圖9所示，第一行l1的亞像素103與位于第一布線位置的數據線dl1相連接，第二行l2的亞像素103與位于第二布線位置的數據線dl2相連接。此外，與第二列亞像素103相連接的數據線的布線位置，在與第一列最后一行的亞像素103相連接的數據線的布線位置基礎上繼續疊加。在此情況下，可以通過柵線gl的布線位置確定一亞像素103的橫向坐標x，然后再由數據線dl的布線位置確定出該亞像素103的縱向坐標y。

基于此，當執行上述步驟s101并判斷出哪些亞像素103為動態像素后，獲取與每個動態像素相連接的數據線dl和柵線gl的布線位置，即可獲得上述各個動態像素的地址(x,y)。圖像處理器20根據地址(x,y)，可以從多個動態像素中獲取到數據線dl和柵線gl的連接關系與上述地址相匹配的動態像素，從而達到對該動態像素進行尋址的目的。接下來，圖像處理器20可以獲得與該動態像素相對應的存儲單元101，從而使得圖像處理器20在步驟s103中，根據上述地址(x,y)向該存儲單元101輸出與地址為(x,y)的動態像素相匹配的顯示數據。

其中，x，y為大于或等于1的正整數。

s104、數據驅動電路10將存儲單元101中存儲的顯示數據加載到顯示單元中。

具體的，當數據驅動電路10包括如圖2所示的伽馬電壓模塊120、多個開關模塊121(mux)以及多個解碼模塊122時，上述步驟s104具體包括：

首先，解碼模塊122根據存儲單元101中存儲的顯示數據，開啟開關模塊121中的一個開關器件1210。

接下來，伽馬電壓模塊120中的伽馬電壓調節子模塊1201產生多個灰階電壓并通過開關模塊121中開啟的開關器件1210輸出至與該開關器件1210電連接的數據線dl上。

s105、對各個亞像素103進行選通，進行圖像顯示。

由上述可知，在顯示連續多幀圖像，且圖像中的一部分在連續多幀中不發生變化時，圖像處理器20僅需要向與動態像素相對應的存儲單元101提供顯示數據，而無需向與靜態像素相對應的存儲單元提供。因此，在顯示過程中無需對全屏圖像進行更新。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。