陣列基板及液晶顯示器的制作方法
本發明涉及液晶顯示技術領域，具體而言涉及一種陣列基板以及包括該陣列基板的液晶顯示器。
背景技術：
LCD(Liquid Crystal Display,液晶顯示器)由于其輕薄化和低功耗等優點，是目前市場中的主流顯示裝置。隨著LCD的PPI(Pixels Per Inch,像素數目或像素密度)的提高以及窄邊框的業界需求，GOA(Gate Driver On Array,陣列基板行驅動)的級數逐漸增加，導致GOA的寬度逐漸變窄，這無疑會使得GOA中的TFT(Thin Film Transistor,薄膜晶體管)及電容的排布更加困難。并且，隨著GOA的寬度變小，其電容所占用的面積更小，為了使得電容具有更大的容量(Holding)以更穩定的工作，GOA的電容值就需要提升。
技術實現要素：
有鑒于此，本發明實施例提供一種陣列基板和液晶顯示器，能夠增大GOA的電容，降低電容所占的面積，有利于LCD的窄邊框和高PPI設計。
本發明實施例提供的一種陣列基板，其上形成有柵極驅動電路，柵極驅動電路包括柵極層、源極/漏極層以及介于柵極層與源極/漏極層之間的第一絕緣層，其中柵極層與源極/漏極層至少部分重疊，進而由柵極層與源極/漏極層形成柵極驅動電路所需的第一電容。
其中，柵極驅動電路進一步包括位于柵極層的遠離源極/漏極層一側的溝道層以及介于柵極層與溝道層之間的第二絕緣層，其中溝道層與柵極層至少部分重疊，并與源極/漏極層電連接，進而由柵極層與溝道層形成與第一電容串聯的第二電容。
其中，第一絕緣層和第二絕緣層上設置有與柵極層間隔設置的通孔，源極/漏極層經由通孔與溝道層電連接。
其中，柵極驅動電路進一步包括位于溝道層的遠離柵極層一側的遮光層以及介于溝道層與遮光層之間的第三絕緣層，其中遮光層與溝道層至少部分重疊設置，并與柵極層電連接，進而由溝道層與遮光層形成與第一電容和第二電容串聯的第三電容。
其中，第二絕緣層和第三絕緣層上設置有與溝道層間隔設置的通孔，柵極層經由通孔與遮光層電連接。
其中，柵極驅動電路進一步包括位于源極/漏極層的遠離柵極層一側的觸控走線層以及介于源極/漏極層與觸控走線層之間的第四絕緣層，其中觸控走線層與源極/漏極層至少部分重疊設置，并與柵極層電連接，進而由源極/漏極層與觸控走線層形成與第一電容、第二電容、第三電容串聯的第四電容。
其中，第一絕緣層和第四絕緣層上設置有與源極/漏極層間隔設置的通孔，柵極層經由通孔與觸控走線層電連接。
其中，柵極層、源極/漏極層、遮光層以及觸控走線層為金屬層，溝道層為多晶硅層。
本發明實施例提供的一種液晶顯示器，包括上述陣列基板。
本發明實施例提供的另一種陣列基板，其上形成有柵極驅動電路，柵極驅動電路包括層疊設置的多個導電層以及介于相鄰導電層之間的絕緣層，其中多個導電層為選自由柵極層、源極/漏極層、遮光層、溝道層以及觸控走線層所組成的群組中的至少三個，多個導電層電連接成彼此串聯的至少兩個電容。
有益效果：本發明實施例通過柵極層與源極/漏極層的至少部分重疊形成柵極驅動電路所需的一電容，該電容與公共電極和像素電極絕緣重疊形成的電容一同提供液晶響應所需的電量，從而能夠增大GOA的電容，降低電容所占的面積，有利于LCD的窄邊框和高PPI設計。
附圖說明
圖1是本發明一實施例的液晶顯示面板的結構剖視圖；
圖2是圖1所示液晶顯示面板一實施例的像素結構示意圖；
圖3是圖2所示的像素結構的等效電路圖；
圖4是本發明第一實施例的陣列基板的結構剖視圖；
圖5是本發明第二實施例的陣列基板的結構剖視圖；
圖6是本發明第三實施例的陣列基板的結構剖視圖；
圖7是本發明第四實施例的陣列基板的結構剖視圖；
圖8是本發明一實施例的液晶顯示器的結構剖視圖。
具體實施方式
下面將結合本發明實施例中的附圖，對本發明所提供的各個示例性的實施例的技術方案進行清楚、完整地描述。在不沖突的情況下，下述各個實施例以及實施例中的特征可以相互組合。
圖1是本發明一實施例的液晶顯示面板的結構剖視圖。如圖1所示，本實施例的液晶顯示面板10包括相對間隔設置的彩膜基板(Color Filter Substrate，簡稱CF基板,又稱彩色濾光片基板)11和陣列基板(Thin Film Transistor Substrate，簡稱TFT基板,又稱薄膜晶體管基板或Array基板)12以及填充于兩基板之間的液晶(液晶分子)13，該液晶13位于陣列基板12和彩膜基板11疊加形成的液晶盒內。
結合圖2所示液晶顯示面板10的像素結構示意圖，陣列基板12包括沿列方向設置的多條數據線D、沿行方向設置的多條掃描線G以及由掃描線G和數據線D定義的多個像素區域P。其中，每一像素區域P連接對應的一條數據線D和一條掃描線G，各條掃描線G連接于柵極驅動電路21以對各像素區域P提供掃描電壓，各條數據線D連接于源極驅動電路22以對各像素區域P提供灰階電壓。進一步結合圖3所示的像素結構的等效電路圖，柵極驅動電路21包括TFT 14、存儲電容Cst以及液晶電容Clc，液晶電容Clc由位于像素區域P的像素電極、彩膜基板11一側的公共電極以及位于兩者之間的液晶13形成。
根據液晶顯示面板10的顯示原理，通過為掃描線G輸入掃描電壓，位于同一行的TFT 14被同時打開，且在一定時間后位于下一行的TFT 14被同時打開，依次類推。由于每一行TFT 14打開的時間比較短，液晶電容Clc充電控制液晶13偏轉的時間較短，很難達到液晶13的響應時間，存儲電容Cst便可以在TFT 14關閉后維持各個像素區域P的電壓，從而為液晶13響應提供時間。
在現有技術中，存儲電容Cst為陣列基板12一側的公共電極和像素電極通過夾持于兩者之間的鈍化層形成的存儲電容。不同于現有技術，本發明實施例在該存儲電容Cst的基礎上增加電容。
參閱圖4，為本發明第一實施例的陣列基板的結構剖視圖。所述柵極驅動電路21包括襯底基材120以及依次形成于襯底基材120上的各層結構：第一金屬層Ml、第一絕緣層121、第二金屬層M2。其中，第一絕緣層121為TFT 14的介質隔離層(Interlayer dielectric isolation,簡稱ILD)，第一金屬層Ml為TFT 14的柵極層，第二金屬層M2為TFT 14的源極層或漏極層。為便于描述，本發明實施例均以第二金屬層M2為源極層為例進行描述，當然，第二金屬層M2為漏極層也可以實現本發明的所有實施例。
在本實施例中，柵極層Ml與源極層M2至少部分重疊，重疊部分的柵極層Ml與源極層M2通過夾持于兩者之間的第一絕緣層121絕緣設置，以形成第一電容Cst1。該新增加的第一電容Cst1與現有的存儲電容Cst一同提供液晶13響應所需的電量，從而能夠增大GOA的電容，降低電容所占的面積，有利于液晶顯示面板10的窄邊框和高PPI設計。
參閱圖5，為本發明第二實施例的陣列基板的結構剖視圖。對于和圖4所示實施例相同的結構元件，本實施例采用相同的標號。在前述實施例的描述基礎上，本實施例的柵極驅動電路21進一步包括位于柵極層Ml的遠離源極層M2一側的溝道層122以及介于柵極層Ml與溝道層122之間的第二絕緣層123。其中，溝道層122為TFT 14的重摻雜N+的多晶硅半導體(polycrystalline silicon,P-Si)層，第二絕緣層123為柵極絕緣層(Gate Insulation Layer,GI)。
在本實施例中，第一絕緣層121和第二絕緣層123上設置有與柵極層Ml間隔設置的通孔124，源極層M2經由通孔124與溝道層122電連接。溝道層122與柵極層Ml至少部分重疊，重疊部分的溝道層122與柵極層Ml通過夾持于兩者之間的第二絕緣層123絕緣設置，以形成第二電容Cst2。第二電容Cst2與第一電容Cst1串聯，串聯之后的電容(C＝Cst1+Cst2)大于第一電容Cst1，從而能夠在圖4所示實施例的基礎上增大GOA的電容。并且，第二電容Cst2與第一電容Cst1為疊加設置，相比較于前述實施例，本實施例也不會增加電容所占的面積，有利于液晶顯示面板10的窄邊框和高PPI設計。
參閱圖6，為本發明第三實施例的陣列基板的結構剖視圖。對于和圖5所示實施例相同的結構元件，本實施例采用相同的標號。在前述實施例的描述基礎上，本實施例的柵極驅動電路21進一步包括位于溝道層122的遠離柵極層Ml一側的遮光層M0以及介于溝道層122與遮光層M0之間的第三絕緣層125。
在本實施例中，第二絕緣層123和第三絕緣層125上也設置有與溝道層122間隔設置的通孔124，柵極層Ml經由通孔124與遮光層M0電連接。遮光層M0與溝道層122至少部分重疊設置，重疊部分的遮光層M0與溝道層122通過夾持于兩者之間的第三絕緣層125絕緣設置，以形成第三電容Cst3。第三電容Cst3與第一電容Cst1和第二電容Cst2串聯，串聯之后的電容(C＝Cst1+Cst2+Cst3)大于第一電容Cst1，從而能夠在圖4所示實施例的基礎上進一步增大GOA的電容。并且，第三電容Cst3與第一電容Cst1和第二電容Cst2為疊加設置，相比較于前述實施例，本實施例不會增加電容所占的面積，有利于液晶顯示面板10的窄邊框和高PPI設計。
參閱圖7，為本發明第三實施例的陣列基板的結構剖視圖。對于和圖6所示實施例相同的結構元件，本實施例采用相同的標號。在前述實施例的描述基礎上，本實施例的柵極驅動電路21進一步包括位于源極層M2的遠離柵極層M1一側的觸控走線層M3以及介于源極層M2與觸控走線層M3之間的第四絕緣層126。
在本實施例中，第一絕緣層121和第四絕緣層126上也設置有與源極層M2間隔設置的通孔124，柵極層M1經由通孔124與觸控走線層M3電連接。觸控走線層M3與源極層M2至少部分重疊設置，重疊部分的觸控走線層M3與源極層M2通過夾持于兩者之間的第四絕緣層126絕緣設置，以形成第四電容Cst4。第四電容Cst4與第一電容Cst1、第二電容Cst2、第三電容Cst3串聯，串聯之后的電容(C＝Cst1+Cst2+Cst3+Cst4)大于第一電容Cst1，從而能夠在圖4所示實施例的基礎上進一步增大GOA的電容。并且，第四電容Cst4與第一電容Cst1、第二電容Cst2、第三電容Cst3為疊加設置，相比較于前述實施例，本實施例也不會增加電容所占的面積，有利于液晶顯示面板10的窄邊框和高PPI設計。
上述圖5～圖6所示實施例，可視為本發明實施例的柵極驅動電路21包括層疊設置的多個導電層以及介于相鄰導電層之間的絕緣層，其中多個導電層為選自由柵極層M1、源極層(或漏極層)M2、遮光層M0、溝道層122以及觸控走線層M3所組成的群組中的至少三個，多個導電層電連接成彼此串聯的至少兩個電容。
本發明實施例還提供一種如圖8所示的液晶顯示器80，該液晶顯示器80包括上述液晶顯示面板10以及為液晶顯示面板10提供光線的光源模組81。由于該液晶顯示器80也具有上述陣列基板12的上述設計，因此亦具有相同的有益效果。
需要說明，以上所述僅為本發明的實施例，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，例如各實施例之間技術特征的相互結合，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。
- 還沒有人留言評論。精彩留言會獲得點贊！