一種具有靜電防護結構的移位寄存器及asg驅動電路的制作方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種具有靜電防護結構的移位寄存器及ASG驅動電路。
【背景技術】
[0002]ESD(Electro-Static discharge)中文簡稱靜電釋放，是電子行業領域普遍存在的現象，其對電子產品造成的破壞和損傷有突發性損傷和潛在性損傷兩種。所謂突發性損傷，指的是器件被嚴重損壞，功能喪失。這種損傷通常能夠在生產過程中的質量檢測中能夠發現，因此給工廠帶來的主要是返工維修的成本。而潛在性損傷指的是器件部分被損，功能尚未喪失，且在生產過程的檢測中不能發現，但在使用當中會使產品變得不穩定，時好時壞，因而對產品質量構成更大的危害。
[0003]目前，在現有的電路中，特別是移位寄存器電路中，所有線路均無ESD釋放途徑。在移位寄存器電路中，首尾的觸發信號端只與前后級的移位寄存器連接，整體路徑面積較小，容易造成電荷累積導致電路失效。
【實用新型內容】
[0004]為解決上述問題，本實用新型提供一種具有靜電防護結構的移位寄存器，包括一靜電防護結構、上拉模塊、下拉模塊、輸出模塊、復位模塊；
[0005]其中，
[0006]所述上拉模塊包括第一薄膜晶體管、第二薄膜晶體管以及第三薄膜晶體管；
[0007]所述下拉模塊包括第四薄膜晶體管和第一電容；
[0008]所述輸出模塊包括第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管以及第二電容；
[0009]所述復位模塊包括第八薄膜晶體管和第九薄膜晶體管。
[0010]—種ASG驅動電路，包括至少一級上述級聯的具有靜電防護結構的移位寄存器，其中，所述第二薄膜晶體管的控制端接收的所述觸發信號為下一級移位寄存器的輸出信號。
[0011]與現有技術相比，本實用新型的技術方案具有至少以下優點之一:在電路中增加了一種靜電防護結構，主要由一開關元件構成，用于增加漏電路徑。當電路中電荷大量累積或者電壓突然變化時，開關元件進行導通，靜電向低電平端進行導走。此外，開關元件通過一控制信號進行間斷性閉合，保證了所需要保護的電路在整個工作過程中都有漏電途徑形成，降低了被靜電擊傷的可能性。
[0012]在移位寄存器驅動電路中增加了上述防靜電結構，主要設置在觸發信號輸入端，用于防止電荷累積過大對觸發信號端的擊傷影響。增加靜電防護結構，能夠增加驅動電路的漏電途徑，有效保護了相關驅動電路。
【附圖說明】
[0013]圖1為本實用新型實施例提供的一種具有靜電防護結構的移位寄存器的電路模塊示意圖；
[0014]圖2為本實用新型實施例提供的一種具有靜電防護結構的移位寄存器的電路結構圖；
[0015]圖3為本實用新型實施例提供的另一種具有靜電防護結構的移位寄存器的電路結構圖；
[0016]圖4為本實用新型提供的一種ASG驅動電路的時序圖；
[0017]圖5為本實用新型提供的一種ASG驅動電路的結構圖。
【具體實施方式】
[0018]下面將結合示意圖對本實用新型的一種具有靜電防護結構的移位寄存器及驅動電路進行更詳細的描述，其中表示了本實用新型的優選實施例，應該理解本領域技術人員可以修改在此描述的本實用新型，而仍然實現本實用新型的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本實用新型的限制。
[0019]圖1為本實用新型實施例提供的一種具有靜電防護結構的移位寄存器的電路模塊示意圖，包括一種靜電防護結構5、上拉模塊1、下拉模塊3、輸出模塊4、復位模塊2。
[0020]其中，上拉模塊I電連接觸發信號輸入端IN、高電平信號輸入端H以及低電平信號輸入端L;下拉模塊3電連接第二時鐘信號輸入端CKV2;輸出模塊4電連接第一時鐘信號輸入端CKV1、第二時鐘信號輸入端CKV2、低電平信號輸入端L以及控制信號輸出端GOUT;復位模塊2電連接復位信號輸入端RESET。
[0021]靜電防護結構5與上拉模塊I電連接，用于保護上拉模塊I中的觸發信號輸入端IN。
[0022]圖2為本實用新型實施例提供的一種具有靜電防護結構的移位寄存器的電路結構圖，結合圖1與圖2，上拉模塊I包括第一薄膜晶體管M1、第二薄膜晶體管M2以及第三薄膜晶體管M3，下拉模塊3包括第四薄膜晶體管M4和第一電容Cl，輸出模塊4包括第五薄膜晶體管M5、第六薄膜晶體管M6、第七薄膜晶體管M7以及第二電容C2，復位模塊2包括第八薄膜晶體管M8和第九薄膜晶體管M9。
[0023]第一薄膜晶體管Ml的控制端電連接觸發信號輸入端IN，第一薄膜晶體管Ml的第一端電連接高電平信號輸入端H，第一薄膜晶體管Ml的第二端電連接上拉節點PU。
[0024]第二薄膜晶體管M2的控制端接收觸發信號，該觸發信號與觸發信號輸入端IN所輸出的信號不同。第二薄膜晶體管M2的第二端電連接上拉節點PU，第二薄膜晶體管M2的第一端電連接低電平信號輸入端L。
[0025]第三薄膜晶體管M3的控制端電連接下拉節點H)，第三薄膜晶體管M3的第二端電連接上拉節點PU，第三薄膜晶體管M3的第一端電連接低電平信號輸入端L。
[0026]靜電保護結構5與上拉模塊I電連接，其中，靜電防護結構5包括一開關元件MO，開關元件MO的控制端電連接控制信號S，開關元件MO的第一端電連接觸發信號輸入端IN，開關元件MO的第二端電連接低電平信號輸入端L。該開關元件MO主要用于保護觸發信號輸入端IN。如果沒有設置開關元件MO，當靜電在觸發信號輸入端IN過度累積后，靜電會擊傷觸發信號輸入端IN，造成整個移位寄存器無法使用。靜電防護結構5，通過控制信號S將開關元件MO導通，此時在觸發信號輸入端IN累積的靜電可以通過開關元件MO的第一端向第二端流動，第二端點連接低電平信號輸入端L或者接地。
[0027]優選的，當開關元件MO的第二端電連接低電平信號輸入端L時，開關元件MO可以將瞬間高電壓高電流導入參考電壓線中，從而避免了該線路中的各個器件因高電壓或高電流擊穿而導致失效的問題。
[0028]下拉模塊3包括第四薄膜晶體管M4以及第一電容Cl，第一電容Cl的第一極板電連接第二時鐘信號輸入端CKV2，第一電容Cl的第二極板電連接所述下拉節點H)。
[0029]第四薄膜晶體管M4的控制端電連接上拉節點PU，第四薄膜晶體管M4的第二端電連接下拉節點ro，第四薄膜晶體管M4的第一端電連接低電平信號輸入端L。
[0030]輸出模塊4包括第二電容C2、第五薄膜晶體管M5、第六薄膜晶體管M6以及第七薄膜晶體管M7。第二電容C2的第一極板電連接所述上拉節點PU，所述第二電容C2的第二極板電連接所述控制信號輸出端GOUT。
[0031]第五薄膜晶體管M5的控制端電連接上拉節點PU，第五薄膜晶體管M5的第一端電連接第二時鐘信號輸入端CKV2，第五薄膜晶體管M5的第二端電連接控制信號輸出端GOUT。
[0032]第六薄膜晶體管M6的控制端電連接下拉節點H)，第六薄膜晶體管M6的第一端電連接低電平信號輸入端L，第六薄膜晶體管M6的第二端電連接控制信號輸出端GOUT。
[0033]第七薄膜晶體管M7的控制端電連接第一時鐘信號輸入端CKVl，第七薄膜晶體管M7的第一端電連接低電平信號輸入端L，第七薄膜晶體管M7的第二端電連接控制信號輸出端GOUT0
[0034]復位模塊2包括第八薄膜晶體管M8以及第九薄膜晶體管M9。第八薄膜晶體管M8的控制端電連接復位信號輸入端RESET，第八薄膜晶體管M8的第二端電連接上拉節點PU，第八薄膜晶體管M8的第一端電連接低電平信號輸入端L。
[0035]第九薄膜晶體管M9的控制端電連接復位信號輸入端RESET，第九薄膜晶體管M9的第二端電連接上拉節點PU，第九薄膜晶體管M9的第一端電連接低電平信號輸入端L。
[0036]圖3為本實用新型實施例提供的另一種具有靜電防護結構的移位寄存器的電路結構圖，其連接方式與圖2實用新型實施例提供的一種具有靜電防護結構的移位寄存器的電路結構的連接方式一致，一致之處在此不再贅述，可以參考前述內容，區別點在于:防靜電結構5的開關元件MO為金屬氧化物半導體場效應管。開關元件MO的控制端接收控制信號S，開關元件MO的第一端為靜電導走端，電連觸發接信號輸入端，該觸發信號輸入端為需要保護的信號端;開關元件MO的第二端為靜電導走端，電連接低電平信號輸入端。
[0037]靜電保護結構5，通過控制信號S將開關元件MO導通，此時在觸發信號輸入端IN累積的靜電電荷可以通過開關元件MO的第一端向第二端流動，第二端電連接低電平信號輸入端或者接地。當開關元件MO的第二端電連接低電平信號輸入端時，開關元件MO可以將瞬間高電壓高電流導入參考電壓線中，從而避免了該線路中的各個器件因高電壓或高電流擊穿而導致失效的問題。
[0038]圖4為本實用新型提供的一種ASG驅動電路的時序圖，結合圖2與圖4來說明靜電防護結構以及移位寄存器的工作原理。
[0039]Tl時間內，第一時鐘信號端CKVl、第二時鐘信號端CKV2以及觸發信號輸入端IN均輸出低電平信號;復位信號輸入端RESET、控制信號S輸出高電平信號。此時，控制信號輸出端GOUT尚未有信號輸出，GOUTn+1也為低電平信號，第一薄膜晶體管M1、第二薄膜晶體管M2、第三薄膜晶體管M3、第四薄膜晶體管M4、第五薄膜晶體管M5、第六薄膜晶體管M6、第七薄膜晶體管M7、第八薄膜晶體管M8以及第九薄膜晶體管M9均處于斷開狀態。由于控制信號S輸出高電平信號，因此開關元件MO處于導通狀態，觸發