減小時鐘信號負載的cmos goa電路的制作方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種減小時鐘信號負載的CMOSGOA電路。
【背景技術】
[0002]G0A(Gate Driver on Array)技術即陣列基板行驅動技術，是利用薄膜晶體管(Thin Film Transistor，TFT)液晶顯示器陣列制程將柵極掃描驅動電路制作在薄膜晶體管陣列基板上，以實現逐行掃描的驅動方式，具有降低生產成本和實現面板窄邊框設計的優點，為多種顯示器所使用。
[0003]GOA電路具有兩項基本功能:第一是輸出掃描驅動信號，驅動面板內的柵極線，打開顯示區內的TFT，以對像素進行充電；第二是移位寄存功能，當一掃描驅動信號輸出完成后，通過時鐘信號控制進行下一掃描驅動信號的輸出，并依次傳遞下去。
[0004]隨著低溫多晶娃(Low Temperature Poly_Silicon，LTPS)半導體薄膜晶體管的發展，LTPS TFT液晶顯示器也越來越受關注。由于LTPS的硅結晶排列較非晶硅有次序，LTPS半導體具有超高的載流子迀移率，采用LTPS TFT的液晶顯示器具有高分辨率、反應速度快、高亮度、高開口率等優點，相應的，LTPS TFT液晶顯示器的面板周邊集成電路也成為顯示技術關注的焦點。
[0005]圖1所示為一種現有的CMOSGOA電路，包括級聯的多個GOA單元，設N為正整數，第N級GOA單元包括:輸入控制模塊100、復位模塊200、鎖存模塊300、信號處理模塊400、與輸出緩沖模塊500。
[0006]其中，輸入控制模塊100接入上一級GOA單元的級傳信號Q(N-1)、第一時鐘信號CK(I)、第一反相時鐘信號XCK(I)、恒壓高電位信號VGH、及恒壓低電位信號VGL，將與上一級GOA單元的級傳信號Q(N-1)電位相反的信號P(N)輸入鎖存模塊300。在該輸入控制模塊100中，第一時鐘信號CK (I)除了控制第四N型薄膜晶體管T4外，還對由第十P型薄膜晶體管T1與第十一N型薄膜晶體管Tl I構成的反相器進行控制，以得到第一反相時鐘信號XCK( I)。
[0007]鎖存模塊300包括一反相器F，將信號P(N)反相后得到該第N級GOA單元的級傳信號Q(N)，鎖存模塊300對級傳信號Q(N)進行鎖存。在該鎖存模塊300中，第一時鐘信號CK(I)需控制第六P型薄膜晶體管T6。
[0008]復位模塊200用于對該第N級GOA單元的級傳信號Q(N)進行清零處理。
[0009]信號處理模塊400接入鎖存的級傳信號Q(N)、第二時鐘信號CK(2)、恒壓高電位信號VGH、及恒壓低電位信號VGL，用于對第二時鐘信號CK(2)與級傳信號Q(N)做與非邏輯處理，以產生該第N級GOA單元的掃描驅動信號Gate(N)。
[0010]所述輸出緩沖模塊500電性連接信號處理模塊400，用于增加掃描驅動信號Gate(N)的驅動能力，減小信號傳輸過程中的阻容負載(RC Loading)該現有的CMOS GOA電路的工作過程如下:
[0011]當上一級級傳信號Q(N-1)高電位脈沖來臨時，第一時鐘信號CK(I)為高電位，此時第一 P型薄膜晶體管Tl、第三N型薄膜晶體管T3和第四N型薄膜晶體管T4打開，Q(N)點被充至高電位；當第一時鐘信號CK(I)作用完畢之后，第一P型薄膜晶體管Tl和第四N型薄膜晶體管T4關閉，第六P型薄膜晶體管T6和第九N型薄膜晶體管T9打開，此時級傳信號Q(N)被鎖存起來;當第二時鐘信號CK(2)的高電位脈沖來臨時，掃描驅動信號Gate(N)輸出高電位;當第二時鐘信號CK(2)作用完畢之后，掃描驅動信號Gate(N)穩定在低電位。
[0012]由以上描述可知，雖然該現有的CMOSGOA電路具有很好的邏輯功能，但是存在著一個不可避免的問題，時鐘信號在GOA電路驅動時驅動的薄膜晶體管數目較多，如當進行級傳信號的輸入時，時鐘信號需要控制T4、T6、T10、和Tll這四個薄膜晶體管，因此時鐘信號需要承受很大的負載，這會造成時鐘信號的阻容延遲和功耗增大。
【發明內容】
[0013]本發明的目的在于提供一種CMOSGOA電路，能夠減少時鐘信號驅動的薄膜晶體管數量，減小時鐘信號的負載，降低時鐘信號的阻容延遲和功耗。
[0014]為實現上述目的，本發明提供一種減小時鐘信號負載的CMOSGOA電路，包括:多級GOA單元，其中奇數級GOA單元級聯，偶數級GOA單元級聯；
[0015]設N為正整數，除第一級、第二級、倒數第二級、及最后一級GOA單元外，第N級GOA單元包括:輸入控制模塊、電性連接輸入控制模塊的鎖存模塊、電性連接鎖存模塊的復位模塊、電性連接鎖存模塊的信號處理模塊、及電性連接信號處理模塊的輸出緩沖模塊；
[0016]所述輸入控制模塊接入上兩級第N-2級GOA單元的級傳信號、及第M條時鐘信號，用于將第N-2級GOA單元的級傳信號進行兩次反相，得到級傳信號，并將級傳信號輸入鎖存模塊；
[0017]所述鎖存模塊接入上兩級第N-2級GOA單元的反相掃描驅動信號作為級傳信號的輸入控制信號，用于對級傳信號進行鎖存；同時，所述鎖存模塊還接入下兩級第N+2級GOA單元的掃描驅動信號或者下兩級第N+2級GOA單元的反相掃描驅動信號作為級傳信號的下拉控制信號；
[0018]所述復位模塊用于對級傳信號進行清零處理；
[0019]所述信號處理模塊用于對第M+2條時鐘信號與級傳信號做與非邏輯處理，以產生該第N級GOA單元的掃描驅動信號；
[0020]所述輸出緩沖模塊用于輸出掃描驅動信號并增加掃描驅動信號的驅動能力。
[0021]所述輸入控制模塊包括:串聯的第一P型薄膜晶體管、第二N型薄膜晶體管、與第三N型薄膜晶體管、以及串聯的第四P型薄膜晶體管、第五N型薄膜晶體管、與第六N型薄膜晶體管;第一 P型薄膜晶體管的柵極接入上兩級第N-2級GOA單元的級傳信號，源級接入恒壓高電位信號，漏極電性連接于第二N型薄膜晶體管的源極;第二N型薄膜晶體管的柵極接入第M條時鐘信號，漏級電性連接于第三N型薄膜晶體管的源極;第三N型薄膜晶體管的柵極接入上兩級第N-2級GOA單元的級傳信號，漏級接入恒壓低電位信號;第四P型薄膜晶體管的柵極電性連接于第一 P型薄膜晶體管的漏級及第二 N型薄膜晶體管的源極，源級接入恒壓高電位信號，漏極電性連接于第五N型薄膜晶體管的源極;第五N型薄膜晶體管的柵極接入第M條時鐘信號，漏級電性連接于第六N型薄膜晶體管的源極;第六N型薄膜晶體管的柵極電性連接于第一 P型薄膜晶體管的漏級及第二 N型薄膜晶體管的源極，漏級接入恒壓低電位信號;所述第四P型薄膜晶體管的漏級及第五N型薄膜晶體管的源極輸出級傳信號。
[0022]當所述鎖存模塊接入下兩級第N+2級GOA單元的掃描驅動信號作為級傳信號的下拉控制信號時，所述鎖存模塊包括:第七P型薄膜晶體管、第八N型薄膜晶體管、第九P型薄膜晶體管、第十P型薄膜晶體管、第十一 N型薄膜晶體管、及第十二 N型薄膜晶體管;第七P型薄膜晶體管的柵極接入級傳信號，源級接入恒壓高電位信號，漏極電性連接于第八N型薄膜晶體管的源極及節點；第八N型薄膜晶體管的柵極接入級傳信號，漏級接入恒壓低電位信號；第九P型薄膜晶體管的柵極電性連接于節點，源級接入恒壓高電位信號，漏極電性連接于第十P型薄膜晶體管的源極;第十P型薄膜晶體管的柵極接入下兩級第N+2級GOA單元的掃描驅動信號，漏極電性連接于第十一 N型薄膜晶體管的源極及級傳信號；第十一 N型薄膜晶體管的柵極接入上兩級第N-2級GOA單元的反相掃描驅動信號，漏極電性連接于第十二N型薄膜晶體管的源極;第十二 N型薄膜晶體管的柵極電性連接于節點，漏極接入恒壓低電位信號。
[0023]當所述鎖存模塊接入下兩級第N+2級GOA單元的反相掃描驅動信號作為級傳信號的下拉控制信號時，所述鎖存模塊包括:第七P型薄膜晶體管、第八N型薄膜晶體管、第九P型薄膜晶體管、第十N型薄膜晶體管、第十一 N型薄膜晶體管、及第十二 N型薄膜晶體管;第七P型薄膜晶體管的柵極接入級傳信號，源級接入恒壓高電位信號，漏極電性連接于第十N型薄膜晶體管的源極及節點；第十N型薄膜晶體管的柵極接入下兩級第N+2級GOA單元的反相掃描驅動信號，漏極電性連接于第八N型薄膜晶體管的源極;第八N型薄膜晶體管的柵極接入級傳信號，漏級接入恒壓低電位信號;第九P型薄膜晶體管的柵極電性連接于節點，源級接入恒壓高電位信號，漏極電性連接于第