移位寄存器單元、驅動方法和顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種移位寄存器單元、驅動方法和顯示裝置。
【背景技術】
[0002]顯示裝置的驅動器主要包括柵極驅動電路與數據驅動電路，而柵極驅動電路主要由多級移位寄存器單元組成，每一級移位寄存器單元均與一根柵線對接，通過移位寄存器單元輸出的柵極驅動信號，逐行掃描驅動像素TFT(Thin Film Transistor，薄膜晶體管)。在現有的G0A(Gate On Array，陣列基板行驅動)設計中，隨著工作的時間的增長，移位寄存器單元中工作時間長的晶體管的閾值會由于受到Stress(應力)影響而產生閾值漂移的現象，導致穩定性差。
【發明內容】
[0003]本發明的主要目的是提供一種移位寄存器單元、驅動方法和顯示裝置，以解決現有技術中移位寄存器中常用的晶體管的閾值漂移的問題。
[0004]為了達到上述目的，本發明提供了一種移位寄存器單元，包括:第一上拉節點控制模塊，用于在每一顯示周期的輸入階段由輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅動信號控制拉高上拉節點的電位，并通過在每一顯示周期的輸出階段自舉拉高所述上拉節點的電位，在每一顯示周期的復位階段由復位端輸入的相鄰下一級移位寄存器單元輸出的柵極驅動信號控制拉低所述上拉節點的電位;輸出模塊，用于在每一顯示周期的輸出階段由所述上拉節點控制本級柵極驅動信號輸出端輸出高電平；以及，第一下拉節點控制模塊，用于當所述上拉節點的電位為高電平時控制下拉節點的電位為低電平，并在每一顯示周期的輸入階段控制由所述輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅動信號控制下拉所述下拉節點的電位；
[0005]所述移位寄存器單元還包括:
[0006]第二上拉節點控制模塊，用于當所述下拉節點的電位為高電平時下拉所述上拉節點的電位；
[0007]下拉模塊，用于在每一顯示周期的復位階段通過控制所述下拉節點的電位為高電平而控制所述本級柵極驅動信號輸出端輸出低電平，并在每一顯示周期的復位保持階段通過控制所述下拉節點的電位而控制所述本級柵極驅動信號輸出端持續輸出低電平；以及，
[0008]反向偏置控制模塊，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節點控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態。
[0009]實施時，所述移位寄存器單元還包括控制電平端；
[0010]所述反向偏置控制模塊包括:第一晶體管，柵極與所控制電平端連接，第一極與所述下拉節點連接，第二極接入低電平。
[0011]實施時，所述第二上拉節點控制模塊包括:第二晶體管，柵極與所述下拉節點連接，第一極與所述上拉節點連接，第二極與所述控制電平端連接。
[0012]實施時，所述移位寄存器單元還包括第一偏置控制端和第二偏置控制端；
[0013]所述下拉模塊包括:
[0014]第三晶體管，柵極和第一極都與所述第二偏置控制端連接，第二極與所述下拉節點連接；
[0015]第四晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節點連接，第二極與所述控制電平端連接;以及，
[0016]第五晶體管，柵極與所述下拉節點連接，第一極與所述本級柵極驅動信號輸出端連接，第二極與所述控制電平端連接。
[0017]實施時，在每一顯示周期的輸入階段、輸出階段、復位階段和復位保持階段，所述控制電平端輸出低電平，所述第一偏置控制端輸出第一時鐘信號，所述第二偏置控制端輸出第二時鐘信號，所述第一時鐘信號和所述第二時鐘信號反相；
[0018]在每一顯示周期的反向偏置階段，所述控制電平端輸出高電平，所述第一偏置控制端和所述第二偏置控制端都輸出低電平。
[0019]實施時，本發明所述的移位寄存器單元還包括:輸出控制模塊，用于在所述反向偏置階段控制所述本級柵極驅動信號輸出端輸出低電平。
[0020]實施時，所述輸出控制模塊包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅動信號輸出端連接，第二極接入低電平。
[0021]實施時，所述第一上拉節點控制模塊包括:
[0022]第七晶體管，柵極和第一極都與所述輸入端連接，第二極與所述上拉節點連接；
[0023]第八晶體管，柵極與所述復位端連接，第一極與所述上拉節點連接，第二極接入低電平；以及，
[0024]存儲電容，第一端與所述上拉節點連接，第二端與所述本級柵極驅動信號輸出端連接。
[0025]實施時，所述輸出模塊包括:第九晶體管，柵極與所述上拉節點連接，第一極與所述第一偏置控制端連接，第二極與所述本級柵極驅動信號輸出端連接。
[0026]實施時，所述第一下拉節點控制模塊包括:
[0027]第十晶體管，柵極與所述上拉節點連接，第一極與所述下拉節點連接，第二極接入低電平；以及，
[0028]第十一晶體管，柵極與所述輸入端連接，第一極與所述下拉節點連接，第二極接入低電平。
[0029]實施時，本發明所述的移位寄存器單元還包括:
[0030]起始模塊，與起始端連接，并與所述下拉節點連接，用于在由所述起始端接入的所述起始信號的電位為高電平時控制所述下拉節點的電位為高電平；
[0031]移位重置模塊，與移位重置端連接，并與所述上拉節點連接，用于在由所述移位重置端接入的移位重置信號的電位為高電平時控制所述上拉節點的電位為低電平；以及，
[0032]輸出下拉模塊，用于由所述復位端輸入的相鄰下一級移位寄存器的柵極驅動信號輸出端輸出高電平時控制所述本級柵極驅動信號輸出端輸出低電平。
[0033]實施時，所述起始模塊包括:所述起始模塊包括:第十二晶體管，柵極和第一極都接入所述起始信號，第二極與所述上拉節點連接；
[0034]所述移位重置模塊包括:第十三晶體管，柵極與所述移位重置端連接，第一極與所述上拉節點連接，第二極接入低電平；以及，
[0035]所述輸出下拉模塊包括:第十四晶體管，柵極與所述復位端連接，第一極與所述本級柵極驅動信號輸出端連接，第二極接入低電平。
[0036]本發明還提供了一種移位寄存器單元，包括:本級柵極驅動信號輸出端、第一偏置控制端、第二偏置控制端和控制電平端;所述移位寄存器單元還包括:
[0037]第一晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節點連接，第二極與所述控制電平端連接；
[0038]第二晶體管，柵極與所述下拉節點連接，第一極與所述上拉節點連接，第二極與所述控制電平端連接；
[0039]第三晶體管，柵極和第一極都與所述第一偏置控制端連接，第二極與所述控制電平端連接；
[0040]第四晶體管，柵極與所述第二偏置控制端連接，第一極與所述上拉節點連接，第二極與所述控制電平端連接;以及，
[0041]第五晶體管，柵極與所述下拉節點連接，第一極與所述本級柵極驅動信號輸出端連接，第二極與所述控制電平端連接。
[0042]實施時，本發明所述的移位寄存器單元還包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅動信號輸出端連接，第二極接入低電平。
[0043]本發明還提供了一種移位寄存器單元的驅動方法，應用于上述的移位寄存器單元，所述驅動方法包括:
[0044]在每一顯示周期的反向偏置階段，反向偏置控制模塊控制第二上拉節點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態。
[0045]本發明還提供了一種柵極驅動電路的驅動方法，每一顯示周期包括第一顯示子周期和第二顯示子周期；
[0046]所述驅動方法包括:
[0047]在所述第一顯示子周期，控制柵極驅動電路包括的后M級移位寄存器單元中的第二上拉節點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態；
[0048]在所述第二顯示子周期，控制柵極驅動電路包括的前N級移位寄存器單元中的第二上拉節點控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態；
[0049]M和N都為整數，N與M的和值等于所述柵極驅動電路包括的移位寄存器單元的總級數。
[0050]本發明還提供了一種柵極驅動電路的驅動方法，每一顯示周期包括第一顯示子周期和第二顯示子周期;所述驅動方法包括:
[0051]在所述第一顯示子周期，所述柵極驅動電路包括的后M級移位寄存器單元包括的第一控制晶體管、第二控制晶體管、第三控制晶體管和下拉晶體管都處于反向偏置狀態；
[0052]在所述第二顯示子周期，所述柵極驅動電路包括的前N級移位寄存器單元包括的第一控制晶體管、第二控制晶體管、第三控制晶體管和下拉晶體管都處于反向偏置狀態；
[0053]M和N都為整數，N與M的和值等于所述柵極驅動電路包括的移位寄存器單元的總級數。
[0054]實施時，M和N相等，所述第一顯示子周期持續的時間和所述第二顯示子周期持續的時間相等。
[0055]本發明還提供了一種顯示裝置，包括柵極驅動電路；
[0056]所述柵極驅動電路包括多級上述的移位寄