柵極驅動基板和使用柵極驅動基板的液晶顯示器的制造方法
【技術領域】
[0001]本發明是有關于一種液晶顯示器，尤指一種使用柵極驅動(Gate driver onarray，GOA)基板的液晶顯示器。
【背景技術】
[0002]G0A電路是利用薄膜晶體管液晶顯示器Array制程將柵極驅動器制作在具有薄膜晶體管(Thin film transistor，TFT)陣列的柵極驅動基板上，以實現逐行掃描的驅動方式。
[0003]G0A電路包含數個G0A電路單元，每一 G0A電路單元的輸出模塊是依據觸發節點的觸發信號驅動而輸出掃描信號。然而，若施加于觸發節點的驅動電流不夠大，會影響輸出模塊輸出的掃描信號的質量，因此提升現有技術每一 G0A電路單元的觸發節點的驅動電流是制造商的目標。
【發明內容】
[0004]有鑒于此，本發明的目的是提供一種柵極驅動基板和使用柵極驅動基板的液晶顯示器，以解決現有技術的問題。
[0005]本發明的技術方案提供一種柵極驅動基板，其包含:數個呈矩陣排列的像素單元；數個晶體管，每一晶體管電性連接于其中一個像素單元；數個G0A電路單元，數個所述G0A電路單元以串聯的方式耦接，每一級G0A電路單元用來依據前一級G0A電路單元輸出的掃描信號、第一時鐘信號以及重置信號，在輸出端輸出掃描信號，每一級G0A電路單元包含:輸出模塊，用來依據觸發節點的觸發信號輸出所述掃描信號；重置模塊，用來依據所述重置信號，重置所述觸發信號；鎖存模塊，電性連接所述輸出模塊和所述重置模塊之間，用來于鎖存(hold)所述觸發信號的電位以及下拉所述觸發信號的電位；及輸入模塊，電性連接所述鎖存模塊，用來接收所述前一級G0A電路單元輸出的掃描信號。所述輸入模塊包含第一CMOS傳輸門及第一晶體管。所述第一 CMOS傳輸門包含第二晶體管和第三晶體管，所述第二晶體管是NM0S晶體管以及所述第三晶體管是PM0S晶體管。所述第一晶體管的漏極電性連接所述第一 CMOS傳輸門的輸出端，其柵極電性連接所述第二晶體管的柵極和所述前一級G0A電路單元輸出的掃描信號，其源極電性連接第一固定電壓。
[0006]依據本發明，所述第二晶體管的柵極電性連接于所述前一級G0A電路單元輸出的掃描信號，所述第二晶體管的源極電性連接于所述第三晶體管的源極，所述第二晶體管的漏極電性連接于所述第三晶體管的漏極，所述第三晶體管的柵極電性連接于反相后的所述前一級G0A電路單元輸出的掃描信號。
[0007]依據本發明，所述輸入模塊另包含第一反相器，所述第一反相器的輸入電性連接所述第二晶體管的柵極，所述第一反相器的輸出電性連接所述第三晶體管的柵極。
[0008]依據本發明，所述輸出模塊包含:與非門，其輸入電性連接于第二時鐘信號和所述觸發信號；第二反相器，其輸入電性連接與非門的輸出；第三反相器，其輸入電性連接第二反相器的輸出；及第四反相器，其輸入電性連接第三反相器的輸出，用來輸出所述掃描信號。
[0009]依據本發明，所述第一時鐘信號和所述第二時鐘信號互為反相。
[0010]依據本發明，所述重置模塊包含:第四晶體管，其漏極電性連接所述觸發節點，其柵極電性連接所述重置信號，其源極電性連接所述第一固定電壓；及第五晶體管，其漏極電性連接第二固定電壓，其柵極電性連接所述重置信號，其源極電性連接所述鎖存模塊。
[0011]依據本發明，所述鎖存模塊包含:第六晶體管，其柵極電性連接第一節點，其源極電性連接所述第一固定電壓；第七晶體管，其漏極電性連接所述觸發節點，其柵極電性連接第二節點，其源極電性連接所述第六晶體管的漏極；第八晶體管，其漏極電性連接所述第五晶體管的漏極，其柵極電性連接所述第一節點，其源極電性連接所述觸發節點；第九晶體管，其漏極電性連接所述第五晶體管的漏極，其柵極電性連接所述第二節點，其源極電性連接所述觸發節點；第二 CMOS傳輸門，其輸入電性連接所述第一時鐘信號，其輸出電性連接所述第一節點，用來依據所述觸發節點的所述觸發信號產生電壓至所述第一節點；及第十晶體管，其漏極電性連接所述第二固定電壓，其柵極電性連接所述觸發節點，其源極電性連接所述第一節點。
[0012]依據本發明，所述第二 CMOS傳輸門包含第十一晶體管以及第十二晶體管，所述鎖存電路另包含第五反相器，其輸入電性連接所述第十二晶體管的柵極，其輸出電性連接所述第十一晶體管的柵極。
[0013]本發明的技術方案又提供一種液晶顯示器包含源極驅動器以及如上述的柵極驅動基板，所述柵極驅動基板輸出掃描信號使得數個所述晶體管開啟，同時所述源極驅動器輸出對應的數據信號至數個所述像素單元使其顯示灰階。
[0014]相較于現有技術，本發明的柵極驅動基板的每一級G0A電路單元的輸入模塊包含第一 CMOS傳輸門及第一晶體管，所述第一晶體管的漏極電性連接所述第一 CMOS傳輸門的輸出端。通過這樣的輸入模塊可降低晶體管的等效導通電阻，提高觸發節點的驅動電流以提尚電平傳輸速度，減小晶體管的驅動損耗且提尚電路的穩定性。
[0015]為了能更進一步了解本發明的特征以及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發明加以限制。
【附圖說明】
[0016]圖1是本發明的液晶顯示器的功能方塊圖。
[0017]圖2是本發明第一實施例的柵極驅動基板的G0A電路單元的電路圖。
[0018]圖3是本發明第二實施例的柵極驅動基板的G0A電路單元的電路圖。
[0019]圖4是圖3所示各種輸入信號、輸出信號和節點電壓的時序圖。
【具體實施方式】
[0020]請參閱圖1，圖1是本發明的液晶顯示器10的功能方塊圖。液晶顯示器10包含柵極驅動基板14以及源極驅動器(source driver) 16。柵極驅動基板14包含數個呈矩陣排列的像素(pixel)，而每一個像素包含三個分別代表紅綠藍(RGB)三原色的像素單元20構成。以一個1024X768分辨率的液晶顯示器10來說，共需要1024X768X3個像素單元20組合而成。GOA電路12輸出掃描信號使得每一行的晶體管22依序開啟，同時源極驅動器16則輸出對應的數據信號至一整列的像素單元20使其充電到各自所需的電壓，以顯示不同的灰階。當同一行充電完畢后，G0A電路12便將該行的掃描信號關閉，然后G0A電路12再輸出掃描信號將下一行的晶體管22打開，再由源極驅動器16對下一行的像素單元20進行充放電。如此依序下去，直到所有像素單元20都充電完成，再從第一行開始充電。
[0021]在目前的液晶顯示面板設計中，G0A電路12即每隔一固定間隔輸出掃描信號。以一個1024X768分辨率的液晶顯示器10以及60Hz的更新頻率為例，每一個畫面的顯示時間約為1/60 = 16.67ms。所以每一個掃描信號的脈沖為16.67ms/768 = 21.7 μ s。而源極驅動器16則在這21.7 μ s的時間內，將像素單元20充放電到所需的電壓，以顯示出相對應的灰階。
[0022]請參閱圖2，圖2是本發明第一實施例的柵極驅動基板14的G0A電路單元SR(n)的電路圖。G0A電路12包含數個串接(cascade-connected)的G0A電路單元SR(n)。每一級G0A電路單元SR(n)用來依據前一級G0A電路單元SR(n_l)輸出的掃描信號、第一時鐘信號CK1以及重置信號Reset，在輸出端輸出掃描信號G(n)。每一級G0A電路單元SR(n)包含輸出模塊400、重置模塊200、鎖存模塊300以及輸入模塊600。輸出模塊400用來依據觸發節點Q(n)的觸發信號輸出掃描信號G(n)。重置模塊200用來依據重置信號Reset重置所述觸發信號。鎖存模塊300電性連接輸出模塊400和重置模塊200之間，用來于鎖存(hold)所述觸發信號的電位以及下拉所述觸發信號的電位。輸入模塊600電性連接鎖存模塊300用來接收前一級G0A電路單元SR(n-l)輸出的掃描信號G (n_l)。
[0023]輸入模塊600包含第一 CMOS傳輸門601及第一晶體管T1。第一 CMOS傳輸門601包含第二晶體管T2以及第三晶體管T3，其中第二晶體管T2是PM0S晶體管，第三晶體管T3是NM0S晶體管。第一晶體管T1的漏極電性連接第一 CMOS傳輸門601的輸出端B，其柵極電性連接第一 CMOS傳輸門601的第二晶體管T2的柵極和前一級G0A電路單元SR(n_l)輸出的掃描信號G(n-l)，其源極電性連接第一固定電壓VGL。第三晶體管T3的柵極電性連接的控制信號XG(n-l)是反相后的所述前一級G0A電路單元SR(n_l)輸出的掃描信號G(n_l)。第二晶體管T2的源極電性連接于第三晶體管T3的源極，第二晶體管T2的漏極電性連接于第三晶體管T3的漏極。第二晶體管T2的柵極和第三晶體管T3的柵極分別電性連接于前一級G0A電路單元SR(n-l)輸出的掃描信號G(n_l)以及掃描信號G(n_l)的反相信號XG(n-l) ο較佳地，掃描信號G(n-l)及反相信號XG(n_l)可以分別來自于前一級G0A電路單元SR(n-l)的輸出模塊400的第四反相器414的輸出和輸入。
[0024]輸出模塊400包含與非門401、第二反相器412、第三反相器413以及第四反相器414。與非門401的輸入電性連接于第二時鐘信號CK2和觸發節點Q(n)的觸發信號。第二反相器412的輸入電性連接與非門401的輸出。第三反相器413的輸入電性連接第二反相器412的輸出。第四反相器414的輸入電性連接第三反相器413的輸出，用來輸出掃描信號G(n)。第一時鐘信號CK1和