一種液晶顯示裝置的柵極驅動電路的制作方法
【技術領域】
[0001]本發明涉及液晶顯示技術領域，特別是涉及一種液晶顯示裝置的柵極驅動電路。
【背景技術】
[0002]陣列基板行驅動(G0A，Gate Driver On Array或Gate On Array)電路，是利用現有薄膜晶體管顯示裝置(TFT-LCD)陣列(Array)制程將柵線(Gate)行掃描驅動信號電路制作在陣列基板上，以實現對柵線逐行掃描的驅動方式的一項技術。其與傳統的柔性電路板(COF)和玻璃電路板(COG)工藝相比，不僅節省了制作成本，而且還可以省去柵極方向邦定(Bonding)的工藝，對提升產能極為有利，并提高了顯示裝置的集成度。
[0003]在實際使用時，由于顯示裝置通常需要搭配觸摸屏(Touch Panel)功能進行使用，因此GOA電路需要實現信號中停以配合觸摸屏的功能，如配合觸摸屏的掃描。通常情況下，GOA電路在實現信號中停后，需將顯示裝置進行黑屏喚醒，此時GOA電路需要在一段時間內將所有的柵線均設置為充電或導通狀態，通過向數據線施加黑電壓以清空像素電容中殘留的電平，以使得顯示裝置的顯示效果良好，此段時間稱為柵線全開(All Gate On)階段。但是現有技術中的GOA電路在實現All Gate On時會存在功能失效風險，進而不能穩定的實現 All Gate On 功能。
【發明內容】
[0004]本發明主要解決的技術問題是提供一種液晶顯示裝置的柵極驅動電路，能夠穩定地實現All Gate On功能。
[0005]本發明提供一種液晶顯示裝置的柵極驅動電路，其包括多級柵極驅動單元和控制芯片，每級柵極驅動單元包括:
[0006]第一拉動控制單元，用于在第一節點輸出第一拉動控制信號；
[0007]第一拉動單元，其耦接第一節點，接收第一時鐘信號，根據第一拉動控制信號和第一時鐘信號拉動柵極驅動信號輸出端的電平到第一電平，以輸出柵極驅動信號；
[0008]第二拉動控制單元，用于在第二節點輸出第二拉動控制信號；
[0009]第二拉動單元，其耦接第一節點和第二節點，接收第一電壓參考信號，根據第二拉動控制信號拉動第一節點的電平到第一電壓參考信號的第二電平；
[0010]第一控制單元，其耦接第一節點，接收第一控制信號和第一電壓參考信號，根據第一控制信號拉動第一節點的電平到第二電平；
[0011]第二控制單元，其耦接第二節點，接收第一控制信號和第二電壓參考信號，根據第一控制信號拉動第二節點的電平到第二電壓參考信號的第三電平，第二拉動單元拉動柵極驅動信號的電平到第二電平；
[0012]第三控制單元，其耦接柵極驅動信號輸出端，接收第一控制信號和第二控制信號，根據第一控制信號和第二控制信號拉動柵極驅動信號的電平；
[0013]其中，控制芯片用于拉動第一時鐘信號、第一電壓參考信號、第一控制信號以及第二控制信號到第一電平，以使柵極驅動電路所驅動的掃描線全部打開。
[0014]其中，第一拉動控制單元包括第一薄膜晶體管和第二薄膜晶體管；
[0015]第一薄膜晶體管的第一端接收第一信號，第一薄膜晶體管的第二端接收前一級的柵極驅動信號，第一薄膜晶體管的第三端與第一節點連接；
[0016]第二薄膜晶體管的第一端接收第二信號，第二薄膜晶體管的第二端接收后一級的柵極驅動信號，第二薄膜晶體管的第三端與第一節點連接。
[0017]其中，第一拉動單元包括第三薄膜晶體管和第一電容，第三薄膜晶體管的第一端接收第一時鐘信號，第三薄膜晶體管的第二端與第一節點連接，第三薄膜晶體管的第三端為柵極驅動信號輸出端，第一電容連接在第三薄膜晶體管的第二端和第三端之間。
[0018]其中，第一控制單元包括第四薄膜晶體管，第四薄膜晶體管的第一端與第一節點連接，第四薄膜晶體管的第二端接收第一控制信號，第四薄膜晶體管的第三端接收第一參考電壓信號。
[0019]其中，第二控制單元包括第五薄膜晶體管，第五薄膜晶體管的第一端接收第二參考電壓信號，第五薄膜晶體管的第二端接收第一控制信號，第五薄膜晶體管的第三端與第二節點連接。
[0020]其中，第二拉動控制單元包括第六薄膜晶體管和第七薄膜晶體管，第六薄膜晶體管的第一端接收第二時鐘信號，第六薄膜晶體管的第二端與第四薄膜晶體管的第一端連接，第六薄膜晶體管的第三端和第七薄膜晶體管的第三端與第二節點連接，第七薄膜晶體管的第一端接收第二電壓參考信號，第七薄膜晶體管的第二端接收第二時鐘信號；
[0021]第二拉動單元包括第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管以及第二電容，第八薄膜晶體管的第一端與第三薄膜晶體管的第二端連接，第八薄膜晶體管的第二端接收第一時鐘信號，第八薄膜晶體管的第三端與第九薄膜晶體管的第一端連接，第九薄膜晶體管的第二端與第七薄膜晶體管的第三端連接，第九薄膜晶體管的第三端接收第一參考電壓信號，第十薄膜晶體管的第一端與第三薄膜晶體管的第三端連接，第十薄膜晶體管的第二端與第九薄膜晶體管的第二端連接，第十薄膜晶體管的第三端接收第一參考電壓信號，第二電容連接在第十薄膜晶體管的第二端和第三端之間。
[0022]其中，第三控制單元包括第十一薄膜晶體管，第十一薄膜晶體管的第一端與第三薄膜晶體管的第三端連接，第十一薄膜晶體管的第二端接收第一控制信號，第十一薄膜晶體管的第三端接收第二控制信號。
[0023]其中，柵極驅動單元進一步包括第十二薄膜晶體管，第十二薄膜晶體管的第一端與第一節點連接，第十二薄膜晶體管的第二端接收第二參考電壓信號，第十二薄膜晶體管的第三端與第二薄膜晶體管的第三端、第一薄膜晶體管的第三端以及第四薄膜晶體管的第一端連接。
[0024]其中，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管以及第十二薄膜晶體管均為P型薄膜晶體管；
[0025]在第一控制信號和第二控制信號為低電平時，第四薄膜晶體管導通，第三薄膜晶體管的第二端的電平拉動到第二電平，第三薄膜晶體管截止；第五薄膜晶體管導通，第十薄膜晶體管的第二端的電平拉動到第三電平，第十薄膜晶體管導通，第十一薄膜晶體管導通，將柵極驅動信號的電平拉動到第二電平。
[0026]其中，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管以及第十二薄膜晶體管均為N型薄膜晶體管。
[0027]通過上述方案，本發明的有益效果是:本發明的柵極驅動電路包括多級柵極驅動單元以及控制芯片，每級柵極驅動單元包括第一拉動控制單元、第一拉動單元、第二拉動控制單元、第二拉動單元、第一控制單元、第二控制單元以及第三控制單元，控制芯片用于拉動第一時鐘信號、第一電壓參考信號、第一控制信號以及第二控制信號到第一電平，以使柵極驅動電路所驅動的掃描線全部打開，穩定地實現Al I Gate On功能。
【附圖說明】
[0028]為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。其中:
[0029]圖1是本發明第一實施例的柵極驅動電路的結構示意圖；
[0030]圖