像素電路及其驅動方法、顯示基板及顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種像素電路及其驅動方法、顯示基板及顯示裝置。
【背景技術】
[0002]有機發光顯示器(Organic Light-Emitting D1de，0LED)是當今平板顯示器研究領域的熱點之一，與液晶顯示器相比，OLED具有低能耗、生產成本低、自發光、寬視角及響應速度快等優點。目前，在手機、PDA、數碼相機等顯示領域OLED已經開始取代傳統的液晶(IXD)顯示屏。像素驅動電路設計是OLED顯示器核心技術內容，具有重要的研究意義。
[0003]與TFT(薄膜場效應晶體管)-LCD利用穩定的電壓控制亮度不同，OLED屬于電流驅動，需要穩定的電流來控制發光。
[0004]由于工藝制程和器件老化等原因，在原始的2T1C驅動電路(包括兩個薄膜場效應晶體管和一個電容)中，各像素點的驅動TFT的閾值電壓存在不均勻性，這樣就導致了流過每個像素點OLED的電流發生變化使得顯示亮度不均，從而影響整個圖像的顯示效果。
【發明內容】
[0005]本發明的一個目的是解決上述技術問題。
[0006]第一方面，本發明提供了一種像素電路，包括:驅動模塊、電容模塊、閾值電壓補償及發光控制模塊、電致發光模塊、數據電壓寫入模塊和復位模塊，并具有若干輸入端；其中，
[0007]所述驅動模塊連接第一節點、第二節點和工作電壓輸入端，適于根據第一節點的電壓和工作電壓輸入端輸入的工作電壓之間的差值與驅動模塊的閾值電壓的差值產生對應的驅動電流并輸出到第二節點；
[0008]所述閾值電壓補償及發光控制模塊連接至少兩個控制信號輸入端和一個初始化電壓輸入端，并連接所述第一節點、所述第二節點和所述電致發光模塊，適于在所述至少兩個控制信號輸入端的電平的組合為第一電平組合時，將所述第一節點的電壓補償為所述驅動模塊的閾值電壓和所述工作電壓的和；在所述至少兩個控制信號輸入端的電平的組合為第二電平組合時，將所述第一節點短接到所述初始化電壓輸入端對所述第一節點進行初始化；在所述至少兩個控制信號輸入端的電平的組合為第三電平組合時，將所述驅動模塊輸出到所述第二節點的電流導入到所述電致發光模塊；
[0009]所述數據電壓寫入模塊連接第三節點、數據電壓輸入端和一個控制信號輸入端，適于在所連接的控制信號輸入端的控制下將數據電壓寫入到第三節點；
[0010]所述復位模塊連接第三節點、復位電壓輸入端和一個控制信號輸入端，適于在所連接的控制信號輸入端的控制下將所述第三節點的電壓復位；
[0011]所述電容模塊的一端連接所述第一節點，另一端連接所述第三節點。
[0012]進一步的，所述驅動模塊包括P型驅動晶體管，所述P型驅動晶體管的柵極連接所述第一節點，漏極連接所述第二節點，源極連接所述工作電壓輸入端。
[0013]進一步的，所述閾值電壓補償及發光控制模塊包括第一開關晶體管、第二開關晶體管和第三開關晶體管；所述第一開關晶體管的柵極連接第一控制信號輸入端，源極和漏極中的其中一個電極連接所述第一節點，另一個電極連接所述第二節點；
[0014]所述第二開關晶體管的柵極連接第二控制信號輸入端，源極和漏極中的其中一個電極連接所述第二節點，另一個電極連接所述電致發光模塊；
[0015]所述第三開關晶體管的柵極連接第三控制信號輸入端，源極和漏極中的其中一個電極連接所述初始化電壓輸入端，另一個電極連接所述第二開關晶體管的漏極。
[0016]進一步的，所述第三控制信號輸入端和所述第一控制信號輸入端為同一輸入端，所述第三開關晶體管和所述第一開關晶體管的導通電平一致。
[0017]進一步的，所述數據電壓寫入模塊包括第四開關晶體管，所述第四開關晶體管的柵極連接第四控制信號輸入端，源極和漏極中的其中一個電極連接所述數據電壓輸入端，另一個電極連接所述第三節點。
[0018]進一步的，所述復位模塊包括第五開關晶體管，所述第五開關晶體管的柵極連接所述第一控制信號輸入端或所述第三控制信號輸入端，源極和漏極中的其中一個電極連接所述復位電壓輸入端，另一個電極連接所述第三節點。
[0019]進一步的，所述復位電壓輸入端與所述工作電壓輸入端為同一輸入端。
[0020]進一步的，各個開關晶體管均為P型晶體管。
[0021 ] 進一步的，還包括輔助電容模塊，所述輔助電容模塊的第一端連接所述第三節點，第二端連接所述工作電壓輸入端。
[0022]第二方面，本發明還提供了一種用于驅動上述任一項所述的像素電路的方法，其特征在于，包括:
[0023]在初始化階段，在所述閾值電壓補償及發光控制模塊的所連接的各個控制信號輸入端施加第二電平組合的電平信號對所述第一節點的電壓進行初始化；
[0024]在復位階段，在所述復位模塊所連接的控制信號輸入端上施加控制信號對所述第三節點的電壓進行復位；
[0025]在閾值電壓補償階段，在所述閾值電壓補償及發光控制模塊的所連接的各個控制信號輸入端施加第一電平組合的電平信號，將所述第一節點的電壓補償為驅動模塊的閾值電壓和工作電壓的和；
[0026]在數據電壓寫入階段，在所述數據電壓寫入模塊所連接的控制信號輸入端上施加控制信號，并在所述數據電壓輸入端上施加數據電壓；
[0027]在發光階段，在所述閾值電壓補償及發光控制模塊的所連接的各個控制信號輸入端施加第三電平組合的電平信號使所述驅動模塊輸出到所述第二節點上的驅動電流導入到所述電致發光模塊。
[0028]第三方面，本發明還提供了一種顯示基板，基底以及形成在所述基底上的像素電路，所述像素電路為如上述任一項所述的像素電路。
[0029]第四方面，本發明還提供了一種顯示裝置，包括上述所述的顯示基板。
[0030]本發明提供的像素電路中，流經電致發光單元的工作電流可以不受驅動晶體管的閾值電壓的影響，能夠徹底解決由于驅動晶體管的閾值電壓漂移導致顯示亮度不均的問題。
【附圖說明】
[0031]圖1為本發明一實施例提供的一種像素電路的結構示意圖；
[0032]圖2為本發明一實施例提供的一種像素電路的電路示意圖；
[0033]圖3為本發明實施例提供的像素電路中關鍵信號的時序圖；
[0034]圖4-圖7為本發明實施例中的像素電路在不同時序下的電流流向和電壓值的示意圖；
[0035]圖8為本發明實施例提供的像素電路發光亮度隨閾值變化的曲線圖。
【具體實施方式】
[0036]下面結合附圖和實施例，對本發明的【具體實施方式】作進一步描述。以下實施例僅用于更加清楚地說明本發明的技術方案，而不能以此來限制本發明的保護范圍。
[0037]本發明實施例提供了一種像素電路，如圖1所示，該像素電路可以包括:驅動模塊100、電容模塊200、閾值電壓補償及發光控制模塊300、電致發光模塊400、數據電壓寫入模塊500和復位模塊600，并具有工作電壓輸入端DD，初始化電壓輸入端Ini，數據電壓輸入端Data，復位電壓輸入端Reset和多個控制信號輸入端S1-S5 ；
[0038]其中，驅動模塊100連接第一節點N1、第二節點N2和工作電壓輸入端DD，適于根據第一節點NI的電壓和工作電壓輸入端DD輸入的工作電壓Vdd之間的差值與驅動模塊100的閾值電壓Vth的差值產生對應的驅動電流輸出到第二節點N2 ；
[0039]閾值電壓補償及發光控制模塊300連接三個控制信號輸入端S1、S2和S3以及一個初始化電壓輸入端Ini，并連接第一節點N1、第二節點N2和電致發光模塊400，適于在三個控制信號輸入端S1、S2和S3的電平的組合為第一電平組合時，將第一節點NI的電平補償為驅動模塊的閾值電壓Vth和工作電壓Vdd的和；在三個控制信號輸入端S1、S2和S3的電平的組合為第二電平組合時，將第一節點NI短接到初始化電壓輸入端Ini對第一節點NI進行初始化；在三個控制信號輸入端S1、S2和S3的電平的組合為第三電平組合時，將驅動模塊100輸出到第二節點N2的電流導入到電致發光模塊400 ;
[0040]數據電壓寫入模塊500連接第三節點N3、數據電壓輸入端Data和一個控制信號輸入端S4，適于在所連接的控制信號輸入端S3的控制下將數據電壓Vdata寫入到第三節點N3 ；
[0041]