柵極驅動電路及顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示驅動技術領域，特別涉及一種柵極驅動電路及顯示裝置。
【背景技術】
[0002]近年來，窄邊框顯示技術發展迅速，并且開始逐步成為主流的平板顯示技術。尤其對于智能手機和平板等中小尺寸薄膜晶體管(Thin Film Transistor ;TFT)顯示屏而言，窄邊框顯示技術的應用更加廣泛。窄邊框顯示技術的核心是TFT集成的柵極驅動(Gate-driver In Array，簡稱GIA)電路設計。采用GIA電路之后，不僅可以顯著地縮小顯示屏的邊框尺寸，使得整個顯示屏更加緊湊、美觀，而且還可以減少顯示屏上行列驅動芯片的數量，以及相應的連接線數量。此外，顯示屏的后道封裝工藝也能夠減少。于是，顯示屏的制造成本可以較大幅度地降低，由于后道模組工藝發生的不良率降低，TFT顯示屏的可靠性也得到提高。此外，由于引出連接線數量減少，引線間距不再嚴重地限制高分辨率顯示屏的實現。
[0003]但在采用傳統的a_S1:H的TFT-LCD面板中，由于a_Si迀移率較低，且TFT特性隨制程的變異浮動很大，同時由于非晶硅的閾值電壓漂移特性，下拉穩定晶體管受到長時間的偏壓后會發生特性的退化，開態電流下降導致電路穩定性變差，最終會導致電路的失效。因此，隨著分辨率與面板負載的升高以及超窄邊框的要求，如何減少柵極驅動電路的版圖占用并提高穩定性成為必須要解決的問題。因此有必要設計新型的高穩定性柵極驅動電路，提高電路的輸出能力與穩定性，使電路在有限的版圖空間內發揮穩定的輸出能力。
【發明內容】
[0004]本發明提供一種柵極驅動電路及顯示裝置，能夠提高電路的輸出能力與穩定性。
[0005]所述技術方案如下:
[0006]本發明實施例提供了一種柵極驅動電路，包括預充電模塊、傳遞信號生成模塊、穩定模塊以及輸出模塊，所述預充電模塊，包括用于接收第n-3級柵極驅動單元電路輸出的柵極掃描信號的第一信號接收端(111)，用于接收第n-3級柵極驅動單元電路輸出的傳遞信號的第二信號接收端(112)和輸出端(113)，其輸出端(113)連接到控制節點(Q)，當第n-3級柵極驅動單元電路輸出的傳遞信號由低電平變為高電平，且第n-3級柵極驅動單元電路輸出的柵極掃描信號也由低電平變為高電平時，所述預充電模塊通過其輸出端(113)對控制節點(Q)進行充電；所述傳遞信號生成模塊，包括用于輸出傳遞信號的傳遞信號輸出端(143)，用于接收時鐘信號的時鐘信號接收端(141)，以及電性連接至控制節點(Q)的控制端(142)，當所述時鐘信號由低電平變為高電平時，所述傳遞信號生成模塊對控制節點(Q)進行自舉上拉，使控制節點(Q)的電位升高，當所述時鐘信號由高電平變為低電平時，控制節點(Q)的電位降低；所述穩定模塊，包括電性連接至控制節點(Q)的控制端(122)、輸出端(123)、接收第n+4級柵極驅動單元電路輸出的柵極掃描信號的第一信號接收端(121)，其中輸出端(123)連接至所述輸出模塊，所述穩定模塊用于當控制節點(Q)下拉至低電平時，對控制節點(Q)和輸出端(123)進行下拉和穩定；所述輸出模塊，包括輸出柵極掃描信號的柵極掃描信號輸出端(133)，以及電性連接至控制節點(Q)的控制端(132)，所述輸出模塊響應控制節點(Q)的狀態，當控制節點(Q)為高電平時，所述時鐘信號的低電平施加至柵極掃描信號輸出端(133)，使掃描信號輸出端(133)被下拉至所述時鐘信號的低電平。
[0007]在本發明的一個實施例中，所述預充電模塊包括第一晶體管(Tl)，所述第一晶體管(Tl)的柵極接收第n-3級柵極驅動單元電路輸出的傳遞信號，所述第一晶體管(Tl)的第一端電性連接至控制節點(Q)，所述第一晶體管(Tl)的第二端接收第n-3級柵極驅動單元電路輸出的柵極掃描信號。
[0008]在本發明的一個實施例中，所述傳遞信號生成模塊包括第四晶體管(T4)，所述第四晶體管(T4)的柵極電性連接至控制節點(Q)，所述第四晶體管(T4)的第一端電性連接傳遞信號輸出端(143)，用于輸出傳遞信號，所述第四晶體管(T4)的第二端接收所述時鐘信號。
[0009]在本發明的一個實施例中，所述輸出模塊包括第二晶體管(T2)，所述第二晶體管(T2)的柵極電性連接至控制節點(Q)，所述第二晶體管(T2)的第一端電性連接至柵極掃描信號輸出端(133)，用于輸出柵級掃描信號，所述第二晶體管(T2)的第二端接收所述時鐘信號。
[0010]在本發明的一個實施例中，所述穩定模塊包括第三晶體管(T3)、第五晶體管(T5)、第六晶體管(T6)、第七晶體管(T7)、第八晶體管(T8)、第九晶體管(T9)、第十晶體管(TlO)、第^^一晶體管(Tll)、第十二晶體管(T12)、第十三晶體管(T13)、第十四晶體管(T14)，所述第三晶體管(T3)的柵極接收第n+4級柵極驅動單元電路輸出的柵極掃描信號，所述第三晶體管(T3)的第一端電性連接至第一電壓輸出端(VGLl)，所述第三晶體管(T3)的第二端電性連接至控制節點(Q);所述第五晶體管(T5)的柵極電性連接至第一節點(Pu)，所述第五晶體管(T5)的第一端電性連接至第一電壓輸出端(VGLl)，所述第五晶體管(T5)的第二端電性連接至柵極掃描信號輸出端(133);所述第六晶體管(T6)的柵極電性連接至第一節點(Pu)，所述第六晶體管(T6)的第一端電性連接至第一電壓輸出端(VGLl)，所述第六晶體管(T6)的第二端電性連接至控制節點(Q);第七晶體管(T7)的柵極電性連接至控制節點(Q)，第七晶體管(T7)的第一端電性連接至第一電壓輸出端(VGLl)，第七晶體管(T7)的第二端電性連接第二節點(PBn);第八晶體管(T8)的柵極電性連接至第三節點(Pn-1)，第八晶體管(T8)的第一端電性連接至第一電壓輸出端(VGLl)，第八晶體管(T8)的第二端電性連接至控制節點(Q);第九晶體管(T9)的柵極電性連接至第三節點(Pn-1)，第九晶體管(T9)的第一端電性連接至第一電壓輸出端(VGLl)，第九晶體管(T9)的第二端電性連接至控制節點(Q);第十晶體管(TlO)的柵極電性連接至控制節點(Q)，第十晶體管(TlO)的第一端電性連接至第一電壓輸出端(VGLl)，第十晶體管(TlO)的第二端電性連接第四節點(PBn-1);第十一晶體管(Tll)的柵極電性連接至控制節點(Q)，第十一晶體管(Tll)的第一端電性連接至第三節點(Pn-1)，第十一晶體管(Tll)的第二端電性連接至第一節點(Pn);第十二晶體管(T12)的柵極電性連接至第一控制信號，第十二晶體管(T12)的第一端電性連接至第二節點(PBn)，第十二晶體管(T12)的第二端電性連接至第一控制信號；第十三晶體管(T13)的柵極電性連接至第二節點(PBn)，第十三晶體管(T13)的第一端電性連接至第一節點(Pu)，第十三晶體管(T13)的第二端電性連接至第一控制信號；第十四晶體管(T14)的柵極電性連接至第二控制信號，第十四晶體管(T14)的第一端電性連接至第一節點(Pn)，第十四晶體管(T14)的第二端電性連接至第一控制信號。
[0011 ] 在本發明的一個實施例中，所述多個柵極驅動單元電路中的第一級柵極單元驅動電路包括第十五至第十七晶體管，所述第十五晶體管(T15)的柵極接收第一控制信號，所述第十五晶體管(T15)的第一端電性連接至第一級柵極驅動單元電路的第四節點(PBO)，所述第十五晶體管(T15)的第二端接收第一控制信號；所述第十六晶體管(T16)的柵極電性連接至第一級柵極驅動單元電路的第四節點(PBO)，所述第十六晶體管(T16)的第一端電性連接至第一級柵極驅動單元電路的第三節點(PO)，所述第十六晶體管(T16)的第二端接收第一控制信號；所述第十七晶體管(T17)的柵極接收第二控制信號，所述第十七晶體管(T17)的第一端電性連接至第一級柵極驅動單元電路的第三節點(PO)，所述第十七晶體管(T17)的第二端接收第一控制信號。
[0012]在本發明的一個實施例中，所述第一控制信號、第二控制信號的頻率低于所述時鐘信號的頻率，且所述第一控制信號、第二控制信號的低電平低于所述時鐘信號的低電平。
[0013]在本發明的一個實施例中，所述第三節點(Pn-1)電性連接至第η-l級柵極驅動單元電路的第一節點，所述第四節點(PBn-1)連接至第η-l級柵極驅動單元電路的第二節點。
[0014]在本發明的一個實施例中，所述第一電壓輸出端(VGLl)連接低電平的電壓源供應裝置。
[0015]在本發明的一個實施例中，還包括電容(Cl)，其連接于控制節點(Q)和柵極掃描信號輸出端(133)之間。
[0016]本發明實施例提供了一種顯示裝置，其包括:面板，面板包括由多個像素構成的二維像素陣列，以及與每個像素陣列相連的第一方向的多條柵極線和第二方向的多條數據線；數據驅動電路，用于給數據線提供圖像信號；上述柵極驅動電路，用于給柵極線提供柵極掃描信號。
[0017]本發明實施例提供的技術方案帶來的有益效果是:
[0018]通過預充電單元保證信號的低溫傳遞，延遲下拉的設計保證了柵極電壓的下降時間，降低下拉單元的閾值電壓漂移，下拉單元采用雙極性設置可以幫助晶體管閾值電壓漂移的恢復，共享節點設計可以減少晶體管數量，降低