驅動電路以及移位寄存電路的制作方法
【技術領域】
[0001]本發明涉及液晶顯示技術領域，特別是涉及一種驅動電路以及移位寄存電路。
【背景技術】
[0002]GOA (Gate Driver On Array)電路是利用現有的液晶顯示器的Array制程將柵極掃描驅動電路制作在Array基板上，以實現逐行掃描的驅動方式。其具有降低生產成本和窄邊框設計的優點，為多種顯示器所使用。GOA電路要具有兩項基本功能:第一是輸入柵極驅動脈沖，驅動面板內的柵極線，打開顯示區內的TFT (Thin Film Transistor，薄膜晶體管)，由柵極線對像素進行充電；第二是移位寄存，當第η個柵極驅動脈沖輸出完成后，可以通過時鐘控制進行η+1個柵極驅動脈沖的輸出，并依此傳遞下去。
[0003]GOA電路包括上拉電路(Pull-up circuit)、上拉控制電路(Pull-up controlcircuit)、下拉電路(Pull-down circuit)、下拉控制電路(Pull-down control circuit)以及負責電位抬升的上升電路(Boost circuit)。具體地，上拉電路主要負責將輸入的時鐘訊號(Clock)輸出至薄膜晶體管的柵極，作為液晶顯示器的驅動信號。上拉控制電路負責控制上拉電路的打開，一般是由上級GOA電路傳遞來的信號作用。下拉電路負責在輸出掃描信號后，快速將掃描信號拉低為低電位，即薄膜晶體管的柵極的電位拉低為低電位；下拉保持電路則負責將掃描信號和上拉電路的信號(通常稱為Q點)保持在關閉狀態(即設定的負電位)，通常有兩個下拉保持電路交替作用。上升電路則負責Q點電位的二次抬升，這樣確保上拉電路的G(N)正常輸出。
[0004]不同的GOA電路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低溫多晶硅)制程具有高電子迀移率和技術成熟的優點，目前被中小尺寸顯示器廣泛使用。CMOS (Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)LTPS 制程具有低功耗、電子迀移率高、噪聲容限寬等優點，因此逐漸為面板廠商使用，如此需要開發與CMOS LTPS制程對應的GOA電路。
【發明內容】
[0005]本發明實施例提供了一種驅動電路以及移位寄存電路，以適用于CMOS制程，功耗低、噪聲容限寬。
[0006]本發明提供一種驅動電路，其包括多個級聯設置的移位寄存電路，每一移位寄存電路包括傳輸門鎖存電路和信號傳輸電路，其中傳輸門鎖存電路包括一傳輸門，第一時鐘信號觸發傳輸門，將前兩級傳輸信號通過傳輸門輸出至信號傳輸電路，形成當前級傳輸信號；第二時鐘信號控制當前級傳輸信號通過信號傳輸電路產生當前級柵極驅動信號。
[0007]其中，傳輸門鎖存電路和信號傳輸電路為上升沿觸發。
[0008]其中，傳輸門鎖存電路還至少包括第一反相器，第一時鐘信號連接傳輸門的第一控制端，第一時鐘信號經過第一反相器連接傳輸門的第二控制端。
[0009]其中，傳輸門鎖存電路還包括一電容、第二反相器和第三反相器，電容一端連接在傳輸門的輸出端，另一端接地，第二反相器和第三反相器級聯在傳輸門的輸出端，前兩級傳輸信號依次通過傳輸門、第二反相器和第三反相器輸出至信號傳輸電路，形成當前級傳輸信號。
[0010]其中，信號傳輸電路至少包括一與非門，第二時鐘信號控制當前級傳輸信號通過與非門產生柵極驅動信號。
[0011]其中，信號傳輸電路進一步包括與與非門的輸出端連接的多級級聯的反相電路。
[0012]其中，多級級聯的反相電路包括三個反相器。
[0013]其中，第一時鐘信號偏移二分之一個時鐘周期得到第二時鐘信號。
[0014]其中，相鄰的移位寄存電路的時鐘信號偏移四分之一個時鐘周期。
[0015]本發明還提供一種移位寄存電路，其包括傳輸門鎖存電路和信號傳輸電路，其中第一時鐘信號觸發傳輸門鎖存電路，將前兩級傳輸信號通過傳輸門鎖存電路輸出至信號傳輸電路，形成當前級傳輸信號；第二時鐘信號控制當前級傳輸信號通過信號傳輸電路產生當前級柵極驅動信號。
[0016]通過上述方案，本發明的有益效果是:本發明通過多個級聯設置的移位寄存電路構成驅動電路，每一移位寄存電路包括傳輸門鎖存電路和信號傳輸電路，其中傳輸門鎖存電路包括一傳輸門，第一時鐘信號觸發傳輸門，將前兩級傳輸信號通過傳輸門輸出至信號傳輸電路，形成當前級傳輸信號；第二時鐘信號控制當前級傳輸信號通過信號傳輸電路產生當前級柵極驅動信號，能夠適用于CMOS制程，功耗低、噪聲容限寬。
【附圖說明】
[0017]為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。其中:
[0018]圖1是本發明實施例的的驅動電路的結構示意圖；
[0019]圖2是圖1中的移位寄存電路的電路圖；
[0020]圖3是圖1中的第一級的移位寄存電路的電路圖；
[0021]圖4是圖1中的第二級的移位寄存電路的電路圖；
[0022]圖5是圖1中的第一級的移位寄存電路和第二級的移位寄存電路的時序圖；
[0023]圖6是圖1中的第m級的移位寄存電路的電路圖；
[0024]圖7是圖1中的第m+1級的移位寄存電路的電路圖；
[0025]圖8是圖1中的第m+2級的移位寄存電路的電路圖；
[0026]圖9是圖1中的第m+3級的移位寄存電路的電路圖；
[0027]圖10是本發明實施例的驅動電路的模擬時序圖。
【具體實施方式】
[0028]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性的勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0029]請參見圖1所示，圖1是本發明實施例的驅動電路的結構示意圖。如圖1所示，驅動電路I包括多個級聯設置的移位寄存電路10，每一移位寄存電路10包括傳輸門鎖存電路11和信號傳輸電路12，其中傳輸門鎖存電路11包括一傳輸門，第一時鐘信號觸發傳輸門，將前兩級傳輸信號Qn 2通過傳輸門輸出至信號傳輸電路12，形成當前級傳輸信號Qn;第二時鐘信號控制當前級傳輸信號Qn通過信號傳輸電路12產生當前級柵極驅動信號G n。其中傳輸門鎖存電路11和信號傳輸電路12分別為上升沿觸發。本發明實施例通過傳輸門鎖存電路11鎖存信號，通過信號傳輸電路12控制信號傳遞，產生柵極驅動信號，能夠適用于CMOS制程，功耗低、噪聲容限寬。
[0030]在更具體的實施例中，如圖2所示，傳輸門鎖存電路11還至少包括第一反相器111，第一時鐘信號13連接傳輸門112的第一控制端，第一時鐘信號13經過第一反相器111連接傳輸門112的第二控制端。
[0031]傳輸門鎖存電路11還包括一電容C、第二反相器113和第三114，電容C 一端連接在傳輸門112的輸出端，另一端接地，第二反相器113和第三反相器114級聯在傳輸門112的輸出端，前兩級傳輸信號Qn 2依次通過傳輸門112、第二反相器113和第三反相器114至信號傳輸電路12，形成當前級傳輸信號Qn，將信號鎖存。
[0032]信號傳輸電路12至少包括一與非門121和多級級聯的反相電路122，第二時鐘信號14控制當前級傳輸信號Qn通過與非門121產生柵極驅動信號G n，即將鎖存的信號形成柵極驅動信號，傳輸至對應的柵極，多級級聯的反相電路122連接在與非門121的輸出端，以提升驅動電路I的驅動能力。多級級聯的反相電路122優選地包括串聯設置的三個反相器。第一時鐘信號13偏移二分之一個時鐘周期得到第二時鐘信號14。
[0033]驅動電路I包括起始級的移位寄存電路10和一般級的移位寄存電路10。起始級的移位寄存電路10包括第一級的移位寄存電路10和第二級的移位寄存電路10。如圖3所示，在第一級的移位寄存電路10中，第一時鐘信號13為時鐘CK1，第二時鐘信號14為時鐘CK3，傳輸門112的輸入端連接起始(Start Voltage, STV)脈沖，時鐘CKl為上升沿時，控制傳輸門112的第一控制端，時鐘CKl經過第一反相器111控制傳輸門112的第二控制端。第三反相器114的輸出端輸出第一級的Q點的驅動脈沖Q1,以將信號鎖存。在時鐘CK3為上升沿時，多級反相電路122的輸出端輸出第一級的柵極驅動信號匕，將鎖存的信號形成柵極驅動信號，進而傳輸至對應的柵極。其中時鐘CK3與時鐘CKl相差二分之一個時鐘周期，可以通過時鐘CKl向前或向后移二分之一個時鐘周期獲得。如圖4所示，在第二級的移位寄存電路10中，第一時鐘信號13為時鐘CK2，第二時鐘信號為時鐘CK4，傳輸門112的輸入端連接STV脈沖，第三反相器114的輸出端輸出第二級的Q點的驅動脈沖Q2,多級