顯示器及其驅動方法
【技術領域】
[0001]本公開內容涉及一種顯示器及其驅動方法，尤其涉及一種檢測時脈信號的顯示器及其驅動方法。
【背景技術】
[0002]一般而言，液晶顯示裝置包含有像素陣列、柵極驅動電路以及源極驅動電路。源極驅動電路用以提供多個數據電壓信號。柵極驅動電路則用以提供多個柵極信號。正常的情況下，柵極驅動電路會根據時脈控制器(Clock controller)提供的時脈信號依序輸出柵極信號，藉此控制像素單元中的像素晶體管的導通和截止，進而控制數據信號寫入至所述像素單元。
[0003]然而，在一些外部信號干擾的情況下會導致時脈控制器的輸出異常，也就是其輸出的時脈信號不完整。在此情況下，柵極信號的不正常輸出不僅造成液晶顯示裝置在當下的畫面周期無法正常顯示，也同時造成后續的畫面周期異常顯示。
【發明內容】
[0004]為解決柵極信號輸出異常時造成顯示裝置在當前以及后續畫面周期均無法正常顯示的技術問題，本發明提供一種檢測時脈信號的顯示器及其驅動方法。
[0005]本公開內容的第一個實施例是在提供一種顯示器。顯示器包含柵極驅動電路、像素陣列、時脈控制器以及時脈檢測單元。柵極驅動電路用以輸出多個柵極信號。像素陣列電性耦接柵極驅動電路，具有多個列像素，分別用以接收柵極信號而更新。時脈控制器電性耦接柵極驅動電路，用以輸出時脈信號至柵極驅動電路，使得柵極驅動電路根據時脈信號的多個脈沖輸出柵極信號，在一個畫面周期內時脈信號的脈沖具有一脈沖總數以更新多個列像素。時脈檢測單元電性耦接時脈控制器，用以檢測時脈信號，以根據時脈信號的脈沖輸出反饋信號至時脈控制器，在畫面周期的更新期間中當檢測到時脈信號的第一部分脈沖個數少于脈沖總數時，時脈檢測單元致能反饋信號，以使時脈控制器用以根據反饋信號提供第二部分脈沖給柵極驅動電路。
[0006]本公開內容的第二個實施例是在提供一種驅動方法，用于顯示器，顯示器包含像素陣列、時脈控制器、柵極驅動電路以及時脈檢測單元。柵極驅動電路用以輸出多個柵極信號，像素陣列電性耦接柵極驅動電路，像素陣列具有多個列像素分別用以接收柵極信號而更新。驅動方法包含:輸出時脈信號至柵極驅動電路，使得柵極驅動電路根據時脈信號的多個脈沖輸出多個柵極信號，其中在一個畫面周期內時脈信號的脈沖具有一脈沖總數以更新多個列像素；檢測時脈信號，以根據時脈信號的脈沖輸出反饋信號至時脈控制器；在畫面周期的更新期間中，當檢測到時脈信號的第一部分脈沖個數少于脈沖總數時，致能反饋信號；以及根據反饋信號提供時脈信號的第二部分脈沖給柵極驅動電路。
[0007]本發明的技術效果在于，通過時脈檢測單元檢測時脈信號，當時脈信號異常時控制柵極信號得以在畫面周期結束前依序致能完畢，因此僅管使用者在此畫面周期觀察到顯示器的畫面有異常顯示的情況，但在后續的畫面周期則恢復正常顯示。
【附圖說明】
[0008]為讓本發明的上述和其他目的、特征、優點與實施例能更明顯易懂，【附圖說明】書附圖的說明如下。然而，應了解到，為符合在產業中實務利用的情況，許多的特征并未符合比例繪示。實際上，為了闡述以下的討論，許多特征的尺寸可能被任意地增加或縮減。
[0009]圖1繪示一種顯示器的示意圖；
[0010]圖2繪示圖1中柵極驅動電路一操作波形的示意圖；
[0011]圖3繪示圖1中柵極驅動電路另一操作波形的示意圖；
[0012]圖4繪示根據本公開的一實施例中一種顯示器的示意圖；
[0013]圖5繪示圖4中柵極驅動電路一操作波形的示意圖；
[0014]圖6繪示一種顯示器的示意圖；
[0015]圖7繪示圖6中柵極驅動電路一操作波形的示意圖；
[0016]圖8繪示圖6中柵極驅動電路另一操作波形的示意圖；
[0017]圖9繪示根據本公開的一實施例中一種顯示器的示意圖
[0018]圖10繪示圖9中柵極驅動電路一操作波形的示意圖；以及
[0019]圖11根據本公開的一實施例中一種驅動方法的流程圖。
[0020]附圖標記說明:
[0021]100，400，600，900:顯示器
[0022]110, 610:柵極驅動電路
[0023]111?118, 611?614:移位暫存器
[0024]119:移位器
[0025]121 ?128:正反器
[0026]130, 630:像素陣列
[0027]140,640:時脈控制器
[0028]410，910:時脈檢測單元
[0029]FB:反饋信號
[0030]Al ?A8:與門
[0031]Gl?G8:柵極信號
[0032]Il?18:預柵極信號
[0033]Rl?R8:列像素
[0034]YCLK:時脈信號
[0035]YDI O, ST:起始觸發信號
[0036]YOE:遮蔽信號
【具體實施方式】
[0037]以下公開提供許多不同實施例或例證用以實施本發明的不同特征。特殊例證中的元件及配置在以下討論中被用來簡化本公開。所討論的任何例證只用來作解說的用途，并不會以任何方式限制本發明或其例證的范圍和意義。此外，本公開在不同例證中可能重復引用數字符號和/或字母，這些重復皆為了簡化及闡述，其本身并未指定以下討論中不同實施例和/或配置之間的關系。
[0038]關于本文中所使用的“耦接”或“連接”，均可指兩或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而“耦接”或“連接”還可指兩或多個元件相互操作或動作。在本文中，使用第一、第二與第三等等詞匯，用于描述各種元件、組件、區域、層和/或區塊是可以被理解的。但是這些元件、組件、區域、層和/或區塊不應該被這些術語所限制。這些詞匯只限于用來辨別單一元件、組件、區域、層和/或區塊。因此，在下文中的一第一元件、組件、區域、層和/或區塊也可被稱為第二元件、組件、區域、層和/或區塊，而不脫離本發明的本意。如本文所用，詞匯“和/或”包含了列出的關聯項目中的一個或多個的任何組合。
[0039]請參閱圖1，其繪示一種顯示器100的示意圖。顯示器100包含柵極驅動電路110、像素陣列130以及時脈控制器140，實際應用中顯示器100可能還包含源極驅動器以及其他顯示元件，源極驅動器耦接時脈控制器140用以提供多個數據電壓信號。在此為了方便說明，顯示器100中僅繪示柵極驅動電路110、像素陣列130以及時脈控制器140。顯示器100可以是電視屏幕、電腦屏幕、手機屏幕或任何具有顯示功能的顯示裝置。如圖1所示，柵極驅動電路110用以輸出柵極信號Gl?G8，此處僅以8個柵極信號為例，實際應用中柵極信號可以為6個、10個或任意整數個并不以此為限。像素陣列130電性耦接柵極驅動電路110，具有多個列像素Rl?R8，分別用以接收柵極信號Gl?G8而更新(圖1中所繪示的列像素Rl?R8為了方便說明而繪示為直向，實際上列像素Rl?R8為橫向設置)。時脈控制器140電性耦接柵極驅動電路110，用以輸出時脈信號YCLK至柵極驅動電路110，使得柵極驅動電路110根據時脈信號YCLK的脈沖輸出柵極信號Gl?G8。
[0040]除此之外，柵極驅動電路110包含移位暫存器111?118以及移位器119。移位暫存器111?118分別對應輸出柵極信號Gl?G8，移位暫存器111?118各自包含正反器121?128以及與門Al?AS。其中正反器121?128彼此串聯耦接用以根據時脈信號YCLK以及起始觸發信號YD1分別輸出多個預柵極信號Il?18。在此例中，正反器121?128為D型正反器，然而在其他例中正反器121?128也可為JK型正反器、T型正反器或任何根據時脈信號改變輸出信號的正反器。與門Al?AS電性耦接正反器121?128用以根據預柵極信號Il?18，以及遮蔽信號YOE分別對應輸出柵極信號Gl?G8。遮蔽信號YOE用以決定柵極信號Gl?G8致能的時間長度，但在此例中遮蔽信號YOE始終保持致能電平(例如邏輯高電平)，也就是預柵極信號Il?18與柵極信號Gl?G8的操作波形將一致，在其他例中可通過縮短遮蔽信號YOE致能的時間來降低柵極信號Gl?G8的致能時間。移位器119用以提供柵極信號Gl?G8致能電平(例如邏輯高電平)以及非致能電平(邏輯低電平)。其中移位器119控制柵極信號Gl?G8位于邏輯高電平的時間彼此不重疊，在一實施例中，移位器119用以在時脈信號YCLK切換至邏輯高電平時依序將柵極信號Gl?G8切換至邏輯高電平。在其他實施例中，時脈信號并不限于一個，可以是兩個以上的時脈信號，移位器119用以根據多個時脈信號依序將柵極信號Gl?G8切換至邏輯高電平。此外，在一些實施例中柵極信號Gl?G8并不限于依序驅動，可以在同一時間內同時致能多個柵極信號，例如先同時致能柵極信號G1、G3、G5、G7，而后同時致能柵極信號G2、G4、G6、G8，本公開并不以此為限。
[0041]另外，關于時脈信號YCLK、起始觸發信號YD1以及柵極信號Gl?G8的詳細波形在此請一并參閱圖2，圖2繪示