削角電路、具有該電路的液晶顯示裝置及驅動方法
【技術領域】
[0001]本發明涉及顯示技術領域，特別是涉及一種削角電路、具有該電路的液晶顯示裝置及驅動方法。
【背景技術】
[0002]目前在薄膜晶體管液晶顯示裝置(Thin Film Transistor-Liquid CrystalDisplay，TFT-LCD)中，掃描線用于傳輸掃描信號到薄膜晶體管中，以打開薄膜晶體管，數據線用于在薄膜晶體管打開時傳輸數據信號到像素單元，以向像素單元充電，從而控制像素單元的顯示。其中，像素單元分別顯示顏色R(紅色，Red)、G(綠色，Green)以及B(藍色，Blue)ο
[0003]請參閱圖1，是現有技術中輸入同一面板兩側與中間位置的掃描信號的波形圖。圖2及圖3是現有技術中的液晶顯示裝置的結構示意圖及掃描信號時序控制波形圖，其通過第一時鐘信號的上升沿觸發掃描信號的上升沿，通過第二時鐘信號的上升沿觸發掃描信號的下降沿。如圖1所示，現有技術的液晶顯示裝置中，掃描信號由于電阻和電容的影響，原本正常的掃描信號會發生變形，導致面板兩側的掃描信號波形(如波形A)與中間位置的掃描信號波形(如波形B)差異明顯，這樣會導致每一行的所有薄膜晶體管導通的時間存在較大差異，出現面板顯不差異，嚴重影響TFT-1XD的顯不品質。
【發明內容】
[0004]本發明主要解決的技術問題是提供一種削角電路、具有該電路的液晶顯示裝置及驅動方法，能夠降低面板兩側與中間位置的掃描信號的波形差異，從而提高液晶顯示裝置的顯不品質。
[0005]為解決上述技術問題，本發明采用的一個技術方案是:提供一種液晶顯示裝置，包括:像素單元；數據線，用于傳輸數據信號至像素單元；時鐘信號產生芯片，用于產生第一及第二時鐘信號；削角電路，與時鐘信號產生芯片連接，用于接收所述第一及第二時鐘信號，并根據所述第一及第二時鐘信號輸出上升沿削角的掃描信號；掃描線，用于將削角后的掃描信號傳輸至像素單元。
[0006]其中，像素單元包括薄膜晶體管和像素電極，薄膜晶體管包括柵極、源極和漏極，像素電極連接漏極，掃描線連接柵極，以將削角后的掃描信號傳輸至柵極，進而控制薄膜晶體管導通，數據線連接源極，以在薄膜晶體管導通時經源極傳輸數據信號至像素電極。
[0007]其中，削角后的掃描信號的上升沿傾斜成一傾斜部。
[0008]其中，所述傾斜部從所述掃描信號的低電平傾斜上升至所述掃描信號的高電平。
[0009]其中，削角電路包括一電位轉移芯片、一電阻及一電容，所述電位轉移芯片的第一輸入引腳用于接收所述第一時鐘信號，所述電位轉移芯片的第二輸入引腳用于接收所述第二時鐘信號，所述電位轉移芯片的掃描信號輸出引腳用于輸出掃描信號給所述掃描線，所述電位轉移芯片的延遲引腳依次經所述電阻及所述電容接地。
[0010]其中，所述電位轉移芯片包括第一上升沿偵測電路、下降沿偵測電路、第二上升沿偵測電路、第一至第三N型MOS管、一第一電壓發生器及一第二電壓發生器，所述第一電壓發生器的輸出電壓大于所述第二電壓發生器的輸出電壓，所述第一上升沿偵測電路的輸入端連接所述第一輸入引腳，所述第一上升沿偵測電路的輸出端連接所述第一 N型MOS管的柵極，第一 N型MOS管的漏極連接所述電位轉移芯片的延遲引腳，第一 N型MOS管的源極連接所述電位轉移芯片的掃描信號輸出引腳，所述下降沿偵測電路的輸入端連接所述第一輸入引腳，所述下降沿偵測電路的輸出端連接所述第二 N型MOS管的柵極，所述第二 N型MOS管的漏極連接所述第一電壓發生器，所述第二 N型MOS管的源極連接所述第一 N型MOS管的源極及所述電位轉移芯片的掃描信號輸出引腳，所述第二上升沿偵測電路的輸入端連接所述第二輸入引腳，所述第二上升沿偵測電路的輸出端連接所述第三N型MOS管的柵極，所述第三N型MOS管的漏極連接所述第二電壓發生器，所述第三N型MOS管的源極連接所述第一 N型MOS管的源極、所述第二 N型MOS管的源極及所述電位轉移芯片的掃描信號輸出引腳，所述第一上升沿偵測電路與所述下降沿偵測電路連接，所述下降沿偵測電路與所述第二上升沿偵測電路連接。
[0011]其中，通過調節所述第一時鐘信號的上升沿到下降沿的時間，來控制輸出的掃描信號的前削角傾斜度。
[0012]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種削角電路，包括一電位轉移芯片、一電阻及一電容，所述電位轉移芯片的第一輸入引腳用于接收一第一時鐘信號，所述電位轉移芯片的第二輸入引腳用于接收一第二時鐘信號，所述電位轉移芯片的掃描信號輸出引腳分別用于輸出掃描信號，所述電位轉移芯片的延遲引腳依次經所述電阻及所述電容接地。
[0013]其中，所述電位轉移芯片包括第一上升沿偵測電路、下降沿偵測電路、第二上升沿偵測電路、第一至第三N型MOS管、一第一電壓發生器及一第二電壓發生器，所述第一電壓發生器的輸出電壓大于所述第二電壓發生器的輸出電壓，所述第一上升沿偵測電路的輸入端連接所述第一輸入引腳，所述第一上升沿偵測電路的輸出端連接所述第一 N型MOS管的柵極，第一 N型MOS管的漏極連接所述電位轉移芯片的延遲引腳，第一 N型MOS管的源極連接所述電位轉移芯片的掃描信號輸出引腳，所述下降沿偵測電路的輸入端連接所述第一輸入引腳，所述下降沿偵測電路的輸出端連接所述第二 N型MOS管的柵極，所述第二 N型MOS管的漏極連接所述第一電壓發生器，所述第二 N型MOS管的源極連接所述第一 N型MOS管的源極及所述電位轉移芯片的掃描信號輸出引腳，所述第二上升沿偵測電路的輸入端連接所述第二輸入引腳，所述第二上升沿偵測電路的輸出端連接所述第三N型MOS管的柵極，所述第三N型MOS管的漏極連接所述第二電壓發生器，所述第三N型MOS管的源極連接所述第一 N型MOS管的源極、所述第二 N型MOS管的源極及所述電位轉移芯片的掃描信號輸出引腳，所述第一上升沿偵測電路與所述下降沿偵測電路連接，所述下降沿偵測電路與所述第二上升沿偵測電路連接。
[0014]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種液晶顯示裝置的驅動方法，包括:提供掃描信號；對掃描信號的上升沿進行削角；將削角后的掃描信號傳輸至掃描線。
[0015]本發明的有益效果是:區別于現有技術的情況，本發明的液晶顯示裝置通過用削角電路對掃描信號的上升沿進行削角，然后利用掃描線將削角后的掃描信號傳輸至像素單元，使得面板兩側與中間位置的掃描信號的波形差異減小，以此來提高顯示裝置的顯示品質。
【附圖說明】
[0016]圖1是現有技術中輸入同一面板兩側與中間位置掃描信號的波形圖；
[0017]圖2是現有技術中液晶顯示裝置的結構示意圖；
[0018]圖3是現有技術中掃描信號時序控制波形圖；
[0019]圖4是本發明的液晶顯示裝置的結構示意圖；
[0020]圖5是本發明的削角電路的電路圖；
[0021]圖6是本發明的削角后的掃描信號的波形圖；
[0022]圖7是本發明的液晶顯示裝置的驅動方法的流程圖。
【具體實施方式】
[0023]請參閱圖4，是本發明的液晶顯示裝置的結構示意圖。如圖4所示，本發明的液晶顯示裝置20包括多個像素單元21、時鐘信號產生芯片22、削角電路23、數據驅動器24、多條掃描線A以及多條數據線C。其中，數據驅動器24用于產生數據信號。數據線C與數據驅動器24連接，用于傳輸該數據信號至像素單元21。時鐘信號產生芯片22用于產生第一時鐘信號及第二時鐘信號。削角電路23與時鐘信號產生芯片22連接，用于接收第一及第二時鐘信號并根據所述第一及第二時鐘信號對掃描信號的上升沿進行削角。掃描線A連接削角電路23，用于將削角后的掃描信號傳輸至像素單元21。
[0024]像素單元21包括薄膜晶體管T和像素電極P，薄膜晶體管T包括柵極G0、源極SO和漏極D0。其中，像素電極P連接漏極D0，掃描線A連接柵極G0，以將削角后的掃描信號傳輸至柵極G0，進而控制薄膜晶體管T導通，數據線C連接源極S0，以在薄膜晶體管T導通時經源極SO傳輸數據信號至像素電極P。
[0025]本實施例中，同一條掃描線A驅動多個像素單元21，并且該多個像素單元21分別顯示如圖2所示的顏色G、R以及B。在掃描線A傳輸掃描信號時，同一條掃描線A驅動的多個像素單元21的薄膜晶體管T都打開，此時，多條數據線C同時傳輸數據信號到相應的像素單元21中的像素電極P，以向顯示不同顏色的像素單元21進行充電。本實施例中，由于液晶顯示裝置20中的電阻和電容的影響，使得產生的掃描信號由低電位變化到高電位時產生延遲現象。因此本實施例采用削角電路23對掃描信號進行削角，具體的削角電路23如圖5所示。
[0026]請參閱圖5，所述削角電路23包括一電位轉移芯片30、一電阻R及一電容C。所述電位轉移芯片30的第一輸入引腳I用于接收所述第一時鐘信號，所述電位轉移芯片30的第二輸入引腳2用于接收所述第二時鐘信號，所述電位轉移芯片30的掃描信號輸出引腳4用于輸出掃描信號CKl給所述掃描線A，所述電位轉移芯片30的延遲引腳3依次經所述電阻R及所述電容C接地。在本實施例中，所述削角電路23輸出若干掃描信號，如CK1-CK4，在此僅以掃描信號CKl為例進行說明。
[0027]所述電位轉移芯片30包括第一上升沿偵測電路31、下降沿偵測電路32、第二上升沿偵測電路33、第一至第三N型MOS管Q1-Q3、第一電壓發生器35及第二電壓發生器36。其中所述第一電壓發生器35的輸出電壓大于所述第二電壓發生器36的輸出電壓。所述第一上升沿偵測電路31的輸入端連接所述第一輸入引腳1，所述第一上升沿偵測電路31的輸出端連接所述N型MOS管Ql的柵極，所述N型MOS管Ql的漏極連接所述電位轉移芯片30的延遲引腳3，N型MOS管Ql的源極連接所述電位轉移芯片30的掃描信號輸出引腳4，所述下降沿偵測電路32的輸入端連接所述第一輸入引腳1，所述下降沿偵測電路32的輸出端連接所述N型MOS管Q2的柵極，所述N型MOS管Q2的漏