一種多相位時鐘產生電路及液晶顯示面板的制作方法
【技術領域】
[0001]本發明涉及顯示器領域，特別是涉及一種多相位時鐘產生電路及液晶顯示面板。
【背景技術】
[0002]液晶電視因具有體積小，重量小，功耗小，解析度高的特點而被廣泛應用。
[0003]液晶面板驅動電路一般包括時序控制器芯片，行掃描驅動芯片等。液晶面板將行掃描驅動芯片做在液晶面板側來達到節省資源的目的，但是為了達到更好的視覺效果，常需要行掃描驅動芯片提供多路時鐘信號，這些時鐘信號相互之間有一定的相位差。如圖1所示，現有的時序控制器芯片與多相位時鐘產生電路的連接示意圖，由于時序控制器芯片10向多相位時鐘產生電路11輸入多路時鐘信號CLKl-CLKn，多相位時鐘產生電路11再將多路時鐘信號CLKl-CLKn輸出給行掃描驅動芯片12，由于需要輸出多路時鐘信號，從而增加了時序控制芯片10和行掃描驅動芯片12的引腳，同時增加了驅動電路的成本。
[0004]因此，有必要提供一種多相位時鐘產生電路及液晶顯示面板，以解決現有技術所存在的冋題。
【發明內容】
[0005]本發明的目的在于提供一種多相位時鐘產生電路及液晶顯示面板，以解決現有技術中時序控制芯片需要具有多路時鐘信號對應的輸出管腳的技術問題，增加了生產成本。
[0006]為解決上述技術問題，本發明構造了一種多相位時鐘產生電路，其包括:
[0007]移位寄存器，包括N個移位寄存單元，所述N個移位寄存單元相互級聯；每個所述移位寄存單元具有第一輸入端、第二輸入端以及第一輸出端，所述第一輸入端輸入起始控制信號，所述起始控制信號用于控制所述移位寄存器開啟；所述第二輸入端輸入延遲控制信號，所述延遲控制信號用于控制所述移位寄存單元輸出，第η級所述移位寄存單元的第一輸出端與第η+1級所述移位寄存單元的第一輸入端連接，其中N多2，I < η < N ;以及
[0008]薄膜晶體管組，包括N個薄膜晶體管，所述薄膜晶體管與所述移位寄存單元一一對應；每個所述薄膜晶體管具有第三輸入端、控制端、第二輸出端；每個所述薄膜晶體管的第三輸入端輸入主時鐘信號，所述主時鐘信號用于提供參考時鐘；每個所述薄膜晶體管的第二輸出端輸出子時鐘信號，所述子時鐘信號用于輸入到顯示面板的行掃描驅動芯片中；其中第η級所述薄膜晶體管的控制端分別與(Ν-η+1)個所述移位寄存單元的第一輸出端連接。
[0009]在本發明的所述多相位時鐘產生電路中，所述多相位時鐘產生電路還包括第一二極管組，所述第一二極管組包括N個第一二極管，所述第一二極管與所述移位寄存單元
——對應；
[0010]所述第一二極管的陽極連接所述移位寄存單元的第一輸出端，所述第一二極管的陰極連接所述薄膜晶體管的控制端。
[0011]在本發明的所述多相位時鐘產生電路中，所述多相位時鐘產生電路還包括第二二極管組，所述第二二極管組包括N-1個第二二極管，每相鄰兩級的所述移位寄存單元通過一所述第二二極管連接；
[0012]第η個所述第二二極管的陰極連接第η級所述移位寄存單元的第一二極管的陰極，第η個所述第二二極管的陽極連接第η+1級所述移位寄存單元的第一二極管的陰極。
[0013]在本發明的所述多相位時鐘產生電路中，根據所述延遲控制信號的周期確定第η路子時鐘信號和第η+1路子時鐘信號之間的相位差。
[0014]在本發明的所述多相位時鐘產生電路中，根據所述起始控制信號的高電平的輸出時間確定多路所述子時鐘信號的輸出時間。
[0015]在本發明的所述多相位時鐘產生電路中，第N級所述移位寄存單元的第一輸出端通過第三二極管與第I級所述移位寄存單元的第一輸入端連接，所述第三二極管的陽極連接所述第N級所述移位寄存單元的第一輸出端；所述第三二極管的陰極連接所述第I級所述移位寄存單元的第一輸入端。
[0016]本發明還提供一種液晶顯示面板，其包括:
[0017]多條數據線和多條掃描線以及由所述數據線和所述掃描線限定的多個像素單元；以及
[0018]行掃描驅動芯片，所述行掃描驅動芯片用于向所述掃描線提供掃描信號；所述掃描信號根據多相位時鐘產生電路的多路子時鐘信號產生；
[0019]其中所述多相位時鐘產生電路，包括:
[0020]移位寄存器，包括N個移位寄存單元，所述N個移位寄存單元相互級聯；每個所述移位寄存單元具有第一輸入端、第二輸入端以及第一輸出端，所述第一輸入端輸入起始控制信號，所述起始控制信號用于控制所述移位寄存器開啟；所述第二輸入端輸入延遲控制信號，所述延遲控制信號用于控制所述移位寄存單元輸出，第η級所述移位寄存單元的第一輸出端與第η+1級所述移位寄存單元的第一輸入端連接，其中N多2，I < η < N ;以及
[0021]薄膜晶體管組，包括N個薄膜晶體管，所述薄膜晶體管與所述移位寄存單元一一對應；每個所述薄膜晶體管具有第三輸入端、控制端、第二輸出端；每個所述薄膜晶體管的第三輸入端輸入主時鐘信號，所述主時鐘信號用于提供參考時鐘；每個所述薄膜晶體管的第二輸出端輸出子時鐘信號，所述子時鐘信號用于輸入到顯示面板的行掃描驅動芯片中；其中第η級所述薄膜晶體管的控制端分別與(Ν-η+1)個所述移位寄存單元的第一輸出端連接。
[0022]在本發明的所述液晶顯示面板中，所述多相位時鐘產生電路還包括第一二極管組，所述第一二極管組包括N個第一二極管，所述第一二極管與所述移位寄存單元一一對應;
[0023]所述第一二極管的陽極連接所述移位寄存單元的第一輸出端，所述第一二極管的陰極連接所述薄膜晶體管的控制端。
[0024]在本發明的所述液晶顯示面板中，所述多相位時鐘產生電路還包括第二二極管組，所述第二二極管組包括N-1個第二二極管，每相鄰兩級的所述移位寄存單元通過一所述第二二極管連接；
[0025]第η個所述第二二極管的陰極連接第η級所述移位寄存單元的第一二極管的陰極，第η個所述第二二極管的陽極連接第η+1級所述移位寄存單元的第一二極管的陰極。
[0026]在本發明的所述液晶顯示面板中，根據所述延遲控制信號的周期確定第η路子時鐘信號和第η+1路子時鐘信號之間的相位差。
[0027]在本發明的所述液晶顯示面板中，根據所述起始控制信號的高電平的輸出時間確定多路所述子時鐘信號的輸出時間。
[0028]本發明的多相位時鐘產生電路及液晶顯示面板，通過對現有技術的時鐘產生電路進行改進，使得只需要輸入一路時鐘信號就可以產生具有相位偏移的多路時鐘，減少了時序控制芯片的管腳數，從而降低了生產成本。
[0029]為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0030]圖1為現有的時序控制器芯片與多相位時鐘產生電路的連接示意圖；
[0031]圖2為本發明多相位時鐘產生電路的結構示意圖；
[0032]圖3為本發明多相位時鐘產生電路的控制信號的時序圖；
[0033]圖4本發明的時