本發明涉及顯示
技術領域：
：，尤其涉及一種像素電路及其驅動方法。
背景技術：
：：隨著顯示技術的進步，電致發光顯示面板逐漸成為當今平板顯示面板研究領域的熱點之一，越來越多的有源矩陣電致發光顯示面板(activematrixorganiclightemittingdiode，amoled)進入市場。相對于傳統的晶體管-液晶顯示面板(thinfilmtransistor-liquidcrystaldisplay,tft-lcd)，amoled具有更快的反應速度，更高的對比度，以及更廣的視角。一般的amoled像素電路的電路結構，如圖1所示，包括：驅動晶體管m1、開關晶體管m2、存儲電容c，以及有機發光二極管oled；其中，驅動晶體管m1的柵極分別與開關晶體管m2的漏極和存儲電容c的一端相連，源極與有機發光二極管oled的陽極相連，漏極分別與存儲電容c的另一端和高電平信號端vdd相連；開關晶體管m2的柵極與柵極信號端gateline相連，源極與數據信號端dataline相連；有機發光二極管oled的陰極與低電平信號端vss相連。圖2為圖1所示的像素電路的在一幀顯示時間內的工作時序圖。由圖2可知，在t1時間段，柵極信號端gateline輸入高電平信號，開關晶體管m2開啟，此時數據信號端dataline上的數據信號寫入到存儲電容c，以及驅動晶體管m1的柵極，驅動晶體管m1開啟，有機發光二極管oled開始工作發光；在t2時間段，柵極信號端gateline輸入低電平信號，開關晶體管m2關斷，此時由于存儲電容c的放電作用，驅動晶體管m1的柵極將維持高電平狀態，驅動晶體管m1繼續開啟，有機發光二極管oled將繼續工作發光，直至下一幀顯示用數據信號輸入，以保證顯示畫面的連續性。然而，當amoled在多幀顯示時間內顯示固定灰階的靜態畫面時，如圖1所示的像素電路在每一幀顯示時間內都需要對數據信號端dataline上的數據信號進行重復刷新，導致像素電路的功耗較大。因此，如何在顯示固定灰階的靜態畫面時，降低像素電路的功耗，是目前本領域技術人員亟需解決的技術問題。技術實現要素：有鑒于此，本發明實施例提供一種像素電路及其驅動方法，用以解決現有技術中存在的如何在顯示固定灰階的靜態畫面時，降低像素電路的功耗的問題。因此，本發明實施例提供的一種像素電路，包括：輸入控制模塊，開關控制模塊，鎖存模塊，以及發光模塊；其中，所述輸入控制模塊的控制端與柵極信號端相連，輸入端與數據信號端相連，輸出端與第一節點相連；所述輸入控制模塊用于在所述柵極信號端的控制下，將所述數據信號端提供的數據信號寫入所述第一節點；所述開關控制模塊的控制端與開關信號控制端相連，第一端與所述第一節點相連，第二端與所述鎖存模塊的第一端相連，第三端與所述鎖存模塊的第二端相連；所述開關控制模塊用于在所述開關信號控制端的控制下，將所述鎖存模塊的第一端或第二端與所述第一節點導通；所述鎖存模塊的第一端或第二端與所述第一節點導通的時長與所述數據信號的電壓相關；所述鎖存模塊的第三端與高電平信號端相連，第四端與低電平信號端相連；所述鎖存模塊用于在所述第一節點與所述鎖存模塊的第一端導通時，將所述高電平信號端提供的高電平信號輸出至所述第一節點；在所述第一節點與所述鎖存模塊的第二端導通時，將所述低電平信號端提供的低電平信號輸出至所述第一節點；所述發光模塊連接于所述第一節點和所述低電平信號端之間；所述發光模塊在所述第一節點為高電平信號時發光。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述數據信號與所述高電平信號的電壓差越小，在一幀顯示時間內所述鎖存模塊的第一端與所述第一節點導通的時長越長。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述輸入控制模塊，包括：第一開關晶體管和電容；所述第一開關晶體管的柵極與所述柵極信號端相連，源極與所述數據信號端相連，漏極與所述第一節點相連；所述電容的第一端與所述第一節點相連，第二端接地。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述開關控制模塊，包括：摻雜相反的第二開關晶體管和第三開關晶體管；所述第二開關晶體管的柵極和所述第三開關晶體管的柵極分別與所述開關信號控制端相連；所述第二開關晶體管的源極和所述第三開關晶體管的漏極分別與所述第一節點相連；所述第二開關晶體管的漏極與所述鎖存模塊的第一端相連；所述第三開關晶體管的源極與所述鎖存模塊的第二端相連。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述第二開關晶體管為n型晶體管，所述第三開關晶體管為p型晶體管，所述開關信號控制端輸入的高電平信號時長越長，所述鎖存模塊的第一端與所述第一節點導通的時長越長；或，所述第二開關晶體管為p型晶體管，所述第三開關晶體管為n型晶體管，所述開關信號控制端輸入的低電平信號時長越長，所述鎖存模塊的第一端與所述第一節點導通的時長越長。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述鎖存模塊，包括：摻雜相反的第四開關晶體管和第五開關晶體管，摻雜相反的第六開關晶體管和第七開關晶體管；其中，所述第四開關晶體管的柵極和第五開關晶體管的柵極分別與所述鎖存模塊的第二端相連；所述第四開關晶體管的漏極和第五開關晶體管的漏極分別與所述鎖存模塊的第一端相連；所述第六開關晶體管的柵極和第七開關晶體管的柵極分別與所述鎖存模塊的第一端相連；所述第六開關晶體管的漏極和第七開關晶體管的漏極分別與所述鎖存模塊的第二端相連；所述第四開關晶體管的源極和所述第六開關晶體管的源極分別與所述低電平信號端相連；所述第五開關晶體管的源極和所述第七開關晶體管的源極分別與所述高電平信號端相連。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述第四開關晶體管和所述第六開關晶體管為n型晶體管，所述第五開關晶體管和所述第七開關晶體管為p型晶體管；或，所述第四開關晶體管和所述第六開關晶體管為p型晶體管，所述第五開關晶體管和所述第七開關晶體管為n型晶體管。在一種可能的實現方式中，在本發明實施例提供的上述像素電路中，所述發光模塊，包括：有機發光二極管；所述有機發光二極管的陽極與所述第一節點相連，陰極與所述低電平信號端相連。相應地，本發明實施例提供了一種上述像素電路的驅動方法，包括：輸入控制模塊在柵極信號端的控制下，將數據信號端提供的數據信號寫入第一節點；開關控制模塊在開關信號控制端的控制下，將鎖存模塊的第一端或第二端與所述第一節點導通；所述鎖存模塊在所述第一節點與所述鎖存模塊的第一端導通時，將高電平信號端提供的高電平信號輸出至所述第一節點；在所述第一節點與所述鎖存模塊的第二端導通時，所述鎖存模塊將低電平信號端提供的低電平信號輸出至所述第一節點；所述數據信號與所述高電平信號的電壓差越小，在一幀顯示時間內所述鎖存模塊的第一端與所述第一節點導通的時長越長；所述發光模塊在所述第一節點為高電平信號時發光。在一種可能的實現方式中，在本發明實施例提供的上述驅動放法中，在顯示靜態畫面時，僅在第一幀顯示時間內，所述數據信號端加載數據信號；在每幀顯示時間內，所述開關信號控制端加載相同占空比的開關控制信號。本發明有益效果如下：本發明實施例提供的像素電路及其驅動方法，在一幀顯示時間內，通過數據信號的觸發，開關控制模塊可以根據開關信號控制端加載的開關控制信號，控制鎖存模塊的第一端或第二端與第一節點導通的時長，進而實現一幀顯示時間內發光模塊對應的灰階。因此，在多幀顯示時間內顯示固定灰階的靜態畫面時，可以僅在第一幀顯示時間內，通過數據信號端加載數據信號；并在每幀顯示時間內，由開關信號控制端加載相同占空比的開關控制信號，從而可以在第一幀顯示時間內加載的數據信號的觸發下，由開關控制模塊在每幀顯示時間內控制鎖存模塊的第一端或第二端與第一節點導通的時長，進而不必對每幀顯示時間內所需的數據信號進行重復刷新，降低了像素電路的功耗。附圖說明圖1為現有技術中像素電路的結構示意圖；圖2為圖1所示的像素電路的工作時序圖；圖3為本發明實施例提供的像素電路的結構示意圖；圖4為本發明實施例提供的時序控制模塊的結構示意圖；圖5a為本發明實施例提供的圖3所示的像素電路在一幀顯示時間內的工作時序圖之一；圖5b為本發明實施例提供的圖3所示的像素電路在多幀顯示時間內的工作時序圖；圖5c為本發明實施例提供的圖3所示的像素電路在一幀顯示時間內的工作時序圖之二；圖6為本發明實施例提供的像素電路的驅動方法流程圖。具體實施方式下面結合附圖，對本發明實施例提供的像素電路及其驅動方法的具體實施方式進行詳細的說明。本發明實施例提供的一種像素電路，如圖3所示，包括：輸入控制模塊301，開關控制模塊302，鎖存模塊303，以及發光模塊304；其中，輸入控制模塊301的控制端與柵極信號端gateline相連，輸入端與數據信號端dataline相連，輸出端與第一節點n1相連；輸入控制模塊301用于在柵極信號端gateline的控制下，將數據信號端dataline提供的數據信號寫入第一節點n1；開關控制模塊302的控制端與開關信號控制端s1相連，第一端與第一節點n1相連，第二端與鎖存模塊303的第一端相連，第三端與鎖存模塊303的第二端相連；開關控制模塊302用于在開關信號控制端s1的控制下，將鎖存模塊303的第一端或第二端與第一節點n1導通；鎖存模塊303的第一端或第二端與第一節點n1導通的時長與數據信號的電壓相關；鎖存模塊303的第三端與高電平信號端vdd相連，第四端與低電平信號端vss相連；鎖存模塊303用于在第一節點n1與鎖存模塊303的第一端導通時，將高電平信號端vdd提供的高電平信號輸出至第一節點n1；在第一節點n1與鎖存模塊303的第二端導通時，將低電平信號端vss提供的低電平信號輸出至第一節點n1；發光模塊304連接于第一節點n1和低電平信號端vss之間；發光模塊304在第一節點n1為高電平信號時發光。在本發明實施例提供的上述像素電路中，由于在一幀顯示時間內，通過數據信號的觸發，開關控制模塊302可以根據開關信號控制端s1加載的開關控制信號，控制鎖存模塊303的第一端或第二端與第一節點n1導通的時長，進而實現一幀顯示時間內發光模塊304對應的灰階。因此，在多幀顯示時間內顯示固定灰階的靜態畫面時，可以僅在第一幀顯示時間內，通過數據信號端dataline加載數據信號；并在每幀顯示時間內，由開關信號控制端s1加載相同占空比的開關控制信號，從而可以在第一幀顯示時間內加載的數據信號的觸發下，由開關控制模塊302在每幀顯示時間內控制鎖存模塊303的第一端或第二端與第一節點n1導通的時長，進而不必對每幀顯示時間內所需的數據信號進行重復刷新，降低了像素電路的功耗。并且，如圖3所示，在本發明實施例提供的像素顯示電路中，開關信號控制端s1僅通過一根開關信號控制線控制第二開關晶體管m2或第三開關晶體管m3的開啟或截止，從而節省了布線和信號源的輸入，更有利于減小像素電路的功耗。進一步地，由于灰階反映顯示畫面的色調淺深等級，等級越高，顯示畫面的亮度越大，相應的數據信號的電壓越大，在一幀顯示時間內，需控制發光模塊304的發光時間相對不發光時間要長，因此，在本發明實施例提供的上述像素電路中，數據信號與高電平信號的電壓差越小，在一幀顯示時間內鎖存模塊303的第一端與第一節點n1導通的時長越長。從而，可以根據數據信號的電壓設置開關信號控制端s1加載的開關控制信號的占空比，進而控制在一幀顯示時間內鎖存模塊303的第一端或第二端與第一節點n1導通的時長，實現不同灰階的顯示畫面。在具體實施時，在本發明實施例提供的上述像素電路中，如圖3所示，輸入控制模塊301，包括：第一開關晶體管m1和電容c1；第一開關晶體管m1的柵極與柵極信號端gateline相連，源極與數據信號端dataline相連，漏極與第一節點n1相連；電容c1的第一端與第一節點n1相連，第二端接地。具體地，第一開關晶體管m1在柵極信號端gateline輸入的掃描信號的控制下，將數據信號端dataline提供的數據信號寫入第一節點n1。進一步地，柵極信號端gateline輸入的掃描信號為高電平信號，第一開關晶體管m1為n型薄膜晶體管；或，柵極信號端gateline輸入的掃描信號為低電平信號，第一開關晶體管m1為p型薄膜晶體管。以上僅是舉例說明輸入控制模塊301的具體結構，在具體實施時，輸入控制模塊301的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。在具體實施時，在本發明實施例提供的上述像素電路中，如圖3所示，開關控制模塊302，包括：摻雜相反的第二開關晶體管m2和第三開關晶體管m3；第二開關晶體管m2的柵極和第三開關晶體管m3的柵極分別與開關信號控制端s1相連；第二開關晶體管m2的源極和第三開關晶體管m3的漏極分別與第一節點n1相連；第二開關晶體管m2的漏極與鎖存模塊303的第一端相連；第三開關晶體管m3的源極與鎖存模塊303的第二端相連。具體地，第二開關晶體管m2和第三開關晶體管m3分別在開關信號控制端s1輸入的開關控制信號的控制下，將鎖存模塊303的第一端或第二端與第一節點n1導通，以實現將第一節點n1的數據信號傳輸至鎖存模塊303的第一端或第二端；或者，實現將鎖存模塊303的第一端的高電平信號或第二端的低電平信號傳輸至第一節點n1。進一步地，在本發明實施例提供的上述像素電路中，如圖3所示，第二開關晶體管m2為n型晶體管，第三開關晶體管m3為p型晶體管，開關信號控制端s1輸入的高電平信號時長越長，鎖存模塊303的第一端與第一節點n1導通的時長越長；或，第二開關晶體管m2為p型晶體管，第三開關晶體管m3為n型晶體管，開關信號控制端s1輸入的低電平信號時長越長，鎖存模塊303的第一端與第一節點n1導通的時長越長。以上僅是舉例說明開關控制模塊302的具體結構，在具體實施時，開關控制模塊302的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。在具體實施時，為了更清楚的說明鎖存模塊303的第一端和第二端交替工作，在本發明實施例提供的上述像素電路中，如圖3所示，鎖存模塊303，可以具體包括：摻雜相反的第四開關晶體管m4和第五開關晶體管m5，摻雜相反的第六開關晶體管m6和第七開關晶體管m7；其中，第四開關晶體管m4的柵極和第五開關晶體管m5的柵極分別與鎖存模塊303的第二端相連；第四開關晶體管m4的漏極和第五開關晶體管m5的漏極分別與鎖存模塊303的第一端相連；第六開關晶體管m6的柵極和第七開關晶體管m7的柵極分別與鎖存模塊303的第一端相連；第六開關晶體管m6的漏極和第七開關晶體管m7的漏極分別與鎖存模塊303的第二端相連；第四開關晶體管m4的源極和第六開關晶體管m6的源極分別與低電平信號端vss相連；第五開關晶體管m5的源極和第七開關晶體管m7的源極分別與高電平信號端vdd相連。具體地，在本發明實施例提供的上述像素電路中，第四開關晶體管m4和第六開關晶體管m6為n型晶體管，第五開關晶體管m5和第七開關晶體管m7為p型晶體管，如圖3所示；或，第四開關晶體管m4和第六開關晶體管m6為p型晶體管，第五開關晶體管m5和第七開關晶體管m7為n型晶體管。以上僅是舉例說明鎖存模塊303的具體結構，在具體實施時，鎖存模塊303的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。在具體實施時，在本發明實施例提供的上述像素電路中，發光模塊304，包括：有機發光二極管oled；有機發光二極管oled的陽極與第一節點n1相連，陰極與低電平信號端vss相連。當然，在本發明實施例提供的上述像素電路中涉及的有機發光二極管oled為有源矩陣型電致發光器件，因此并不只限于有機發光二極管oled，還可以是量子點發光二極管qled，在此不做限定。在具體實施時，開關信號控制端s1提供的開關控制信號的驅動時序與數據信號的一一對應關系，可以預先存儲至如圖4所示的時序控制模塊的查找表(look-uptable)中。在時序控制模塊的第一輸出端m向圖3所示的柵極信號端gateline提供的掃描信號(gatavoltage)為低電平信號時，時序控制模塊的第二輸出端n向圖3所示的數據信號端dataline提供數據信號(datavoltage)；與此同時，時序控制模塊會確定出在查找表內預先存儲的與該數據信號對應的開關控制信號的驅動時序，并通過時序控制模塊的第三輸出端o向圖3所示的開關信號控制端s1輸出該驅動時序，以使開關控制模塊302根據該驅動時序，控制鎖存模塊303的第一端或第二端與第一節點n1導通的時長。下面結合圖3所示的像素電路和圖5a所示的針對圖3所示的像素電路在一幀顯示時間內的工作時序圖，對本發明實施例提供的如圖3所示的像素電路在一幀顯示時間內的工作過程作以描述：具體地，在本發明實施例提供的如圖3所示的像素電路中，假設高電平信號端vdd提供的高電平信號為5v，低電平信號端vss提供的低電平信號為-5v，且數據信號端dataline輸出的數據信號為4v高電平信號。如圖5a所示，柵極信號端gateline提供的掃描信號為低電平信號時，第一開關晶體管m1打開，此時，數據信號端dataline提供4v高電平信號并寫入第一節點n1；與此同時，圖4所示的時序控制模塊會確定出在查找表內預先存儲的與4v的數據信號對應的開關控制信號的驅動時序，并向開關信號控制端s1輸出該驅動時序。具體地，如圖5a所示，該驅動時序可以為開關信號控制端s1輸入的高電平信號在一幀顯示時間內保持t1時長，開關信號控制端s1輸入的低電平信號在一幀顯示時間內保持t2時間。且在開關信號控制端s1輸入的高電平信號在一幀顯示時間內保持t1時長時，第一節點n1與鎖存模塊303的第一端導通，發光模塊304點亮；之后令開關信號控制端s1輸入的低電平信號在一幀顯示時間內保持t2時長，此時第一節點n1與鎖存模塊303的第二端導通，發光模塊304不亮。最后通過將一幀時間內的發光模塊304的亮度進行加權平均，即可獲得一幀顯示時間內4v的數據信號下發光模塊304對應的灰階。進一步地，如圖5b所示，為本發明實施例提供的如圖3所示的像素電路在多幀顯示時間內的工作時序圖。從圖5b中，可以看出，僅在第一幀顯示時間內，通過數據信號端dataline加載了4v的高電平信號，在之后的每一幀顯示時間內均未加載數據信號；并且在每幀顯示時間內，由開關信號控制端s1加載了相同占空比的開關控制信號，從而可以在第一幀顯示時間內加載的數據信號的觸發下，由開關控制模塊302在每幀顯示時間內控制鎖存模塊303的第一端或第二端與第一節點n1導通的時長，進而在多幀時間內顯示4v數據信號對應灰階的靜態畫面時，不必對每幀顯示時間內所需的數據信號進行重復刷新，降低了像素電路的功耗。此外，基于上述實現4v數據信號對應灰階的靜態畫面顯示的相似原理，在確定圖4所示的時序控制模塊的查找表中設置的每一數據信號對應的開關控制信號的驅動時序后，即可根據這些驅動時序控制第一節點n1與鎖存模塊303的第一端或第二端導通，進而控制第一節點n1的電位，使得發光模塊304在不同的數據信號下實現不同的灰階，從而可以實現不同灰階的顯示畫面。需要說明的是，在圖5a所示的針對本發明實施例提供的圖3所示的像素電路在一幀顯示時間內的工作時序圖中，數據信號端dataline輸入高電平信號時，可以實現在鎖存模塊303的第一端與第一節點n1導通的t1時長內發光模塊304發光，在鎖存模塊303的第二端與第一節點n1導通的t2時長內發光模塊304不發光；在具體實施時，針對本發明實施例提供的圖3所示的像素電路，在一幀顯示時間內，還可以設置在數據信號端dataline輸入低電平信號時，實現在鎖存模塊303的第一端與第一節點n1導通的t1時長內發光模塊304不發光，在鎖存模塊303的第二端與第一節點n1導通的t2時長內發光模塊304發光，如圖5c所示，在此不做限定。值得注意的是，本發明提供的上述像素電路中提到的全部開關晶體管可以是薄膜晶體管(tft，thinfilmtransistor)，也可以是金屬氧化物半導體場效應管(mos，metaloxidesemiconductor)，在此不做限定。并且，在具體實施中，這些開關晶體管的源極和漏極的制作工藝相同，名稱上是可以互換的，其可根據電壓的方向在名稱上改變，在此不做具體區分。此外，本發明實施例提供的上述像素電路，適用于以下但不限于以下顯示裝置：手機、平板電腦、電視機、顯示模塊、筆記本電腦、數碼相框、導航儀、智能手表、健身腕帶、個人數字助理等任何具有顯示功能的產品或部件?；谕话l明構思，本發明實施例提供了上述像素電路的驅動方法。由于該驅動方法解決問題的原理與上述像素電路解決問題的原理相似，因此，本發明實施例提供的該驅動方法的實施可以參見本發明實施例提供的上述像素電路的實施，重復之處不再贅述。具體地，本發明實施例提供的一種上述像素電路的驅動方法，如圖6所示，具體包括以下步驟：s601、輸入控制模塊在柵極信號端的控制下，將數據信號端提供的數據信號寫入第一節點；s602、開關控制模塊在開關信號控制端的控制下，將鎖存模塊的第一端或第二端與第一節點導通；s603、鎖存模塊在第一節點與鎖存模塊的第一端導通時，將高電平信號端提供的高電平信號輸出至第一節點；在第一節點與鎖存模塊的第二端導通時，鎖存模塊將低電平信號端提供的低電平信號輸出至第一節點；數據信號與高電平信號的電壓差越小，在一幀顯示時間內鎖存模塊的第一端與第一節點導通的時長越長；s604、發光模塊在第一節點為高電平信號時發光。具體地，在本發明實施例提供的上述驅動方法中，在顯示靜態畫面時，僅在第一幀顯示時間內，數據信號端加載數據信號；在每幀顯示時間內，開關信號控制端加載相同占空比的開關控制信號。如此以來，不必對每幀顯示時間內的數據信號進行重復刷新，從而可以降低像素電路的功耗。本發明實施例提供的上述像素電路及其驅動方法，通過在一幀顯示時間內，在數據信號的觸發下，開關控制模塊根據開關信號控制端加載的開關控制信號，可以控制鎖存模塊的第一端或第二端與第一節點導通的時長，進而實現一幀顯示時間內發光模塊對應的灰階。因此，在多幀顯示時間內顯示固定灰階的靜態畫面時，可以僅在第一幀顯示時間內，通過數據信號端加載數據信號；并在每幀顯示時間內，由開關信號控制端加載相同占空比的開關控制信號，從而可以在第一幀顯示時間內加載的數據信號的觸發下，由開關控制模塊在每幀顯示時間內控制鎖存模塊的第一端或第二端與第一節點導通的時長，進而不必對每幀顯示時間內所需的數據信號進行重復刷新，降低了像素電路的功耗。需要說明的是，在本文中，諸如第一和第二之類的關系術語僅僅用來將一個實體或操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。當前第1頁12當前第1頁12