一種顯示模組及其驅動方法與流程

本發明涉及顯示技術領域，尤其涉及一種顯示模組及其驅動方法。

背景技術：

顯示模組基本工作原理是：陣列基板上設置有縱橫交錯的柵線和數據線，柵線和數據線圍成像素，像素內設置有選通晶體管和像素電極，一條柵線控制一行選通晶體管的開啟，進而決定數據線是否對該行像素的像素電極進行充電，因此，為了驅動顯示裝置，陣列基板上需要設置柵極驅動電路和源極驅動電路，其中，柵極驅動電路向柵線輸出柵極驅動信號，源極驅動電路向數據線輸出數據信號。

目前，顯示裝置正向著大尺寸、高解析度的方向發展，一條柵線需要控制的選通晶體管越來越多，為了避免距離柵極驅動電路較遠的選通晶體管的開啟電壓不足，例如公開號為CN101202024A的專利申請，如圖1所示，顯示裝置包括分別位于柵線兩端的兩個柵極驅動電路，兩個柵極驅動電路同時從兩側向一條柵線輸出相同的柵極驅動信號，進而保證了該柵線控制的所有選通晶體管的正常開啟。

但對于大尺寸、高解析度的顯示裝置而言，柵線、數據線和公共電極線等電阻較大，且柵線、數據線和公共電極之間的耦合電容較大，當兩個柵極驅動電路同時驅動一條柵線時，一行選通晶體管同時開啟，一行像素電極同時充電，會在很大程度上拉動公共電極的電壓，進而影響施加在像素上的實際電壓，容易出現殘像、串擾等不良。

為解決上述問題，公開號為CN104318890A的專利申請提供一種陣列基板，如圖2所示，所述陣列基板上設置有多條柵線，所述柵線兩端分別連接第一柵極驅動電路和第二柵極驅動電路，其特征在于，每條所述柵線分為與所述第一柵極驅動電路連接的第一柵線部分和與所述第二柵極驅動電路連接的第二柵線部分，所述第一柵線部分和所述第二柵線部分之間設置有開關元件。避免同一條柵線控制的選通晶體管同步開啟，進而減小對公共電極電壓的拉動，同時，單側柵極驅動電路驅動的線路不至于過長。

但上述專利申請存在的問題在于由于第一柵線部分和第二柵線部分之間設置有開關元件，使得顯示區域布線更加復雜，也增大了陣列基本的體積以及成本。

另外一個需要關注的問題是，由于顯示模組本身的溫度會隨著工作時間的持續而發生變化，這樣使得顯示模組中的電源單元輸出電壓信號不可避免的發生漂移，也會影響到選通晶體管的正常開啟，從而降低顯示品質。

技術實現要素：

為解決上述技術問題，本發明提供一種顯示模組，其包括控制印刷電路板、數據驅動電路、第一柵極驅動電路、以及第二柵極驅動電路，所述第二柵極驅動電路中設置有檢測單元，用于檢測靠近第二柵極驅動電路模塊一側的選通晶體管有無正常開啟。

所述控制印刷電路板上安裝有時序控制器、第一電平變換器和第二電平變換器、以及電源單元，所述第一柵極驅動電路和第二柵極驅動電路經過數據驅動電路被連接到時序控制器和電源單元，或者經過柔性印刷電路板被直接連接到時序控制器和電源單元。

第一電平變換器和第二電平變換器經過數據驅動電路將產生的脈沖提供給第一柵極驅動電路和第二柵極驅動電路，第一柵極驅動電路輸出第一柵極脈沖CKV1，第二柵極驅動電路輸出第二柵極脈沖CKV2，第一柵極脈沖CKV1具有使選通晶體管導通的開啟信號V1和關斷信號V0，第二柵極脈沖CKV2具有使選通晶體管導通的開啟信號V2和關斷信號V0，其中，V2大于或等于V1。

在選通時段T的第一選通時段t1內，第一柵極驅動電路130輸出第一柵極脈沖CKV1的開啟信號V1至柵線部分；第二柵極驅動電路140的檢測單元檢測靠近第二柵極驅動電路140一側的選通晶體管是否正常開啟；如果正常開啟，則在選通時段T的第二選通時段t2內，第一柵極驅動電路130繼續提供開啟信號V1進行驅動，否則，在選通時段T的第二選通時段t2內，第一柵極驅動電路130停止提供開啟信號，同時第二柵極驅動電路140提供第二柵極脈沖CKV2的開啟信號V2進行驅動。

第一選通時段t1和第二選通時段t2相等，或者第二選通時段t2比第一選通時段t1大。

所述電源單元中設置穩壓電路，包括：雙極型晶體管Q1、Q2、Q3；PMOS晶體管M30、M31、M32、M33；NMOS晶體管M40、M41；電阻R1、R2、R3、R4、R41；運算放大器A1，緩沖器B1、B2；電容Cc；

其中，PMOS晶體管M30、M31、M32、M33的源極連接電源電壓VDD，PMOS晶體管M30的柵極連接PMOS晶體管M31、M32、M33的柵極，晶體管M30的漏極連接晶體管Q1的發射極以及電阻R1的一端，電阻R1的另一端連接電阻R2的一端以及緩沖器B1的輸入端，緩沖器B1的輸出端連接晶體管Q1、Q2的基極，電阻R2的另一端以及晶體管Q1的集電極接地；

PMOS晶體管M31的漏極連接晶體管Q2的發射極以及運算放大器A1的反相輸入端，晶體管Q2的集電極接地；運算放大器A1的輸出端連接晶體管M31的柵極，運算放大器A1的正相輸入端連接NMOS晶體管M41的柵極；

NMOS晶體管M40的漏極連接晶體管M32的柵極，晶體管M40的柵極連接電阻R41的另一端以及晶體管M41的漏極，晶體管M40的源極接地；晶體管M32的漏極連接晶體管Q3的發射極，晶體管Q3的基極連接緩沖器B2的輸出端，晶體管Q3的集電極接地；電阻R41的一端連接電源電壓VDD，另一端連接晶體管M41的漏極，晶體管M41的源極接地；

電容Cc的一端連接電源電壓VDD，另一端連接晶體管M33的柵極，晶體管M33的源極連接電源電壓VDD，漏極連接電阻R3的一端，并作為穩壓電路的輸出端；電阻R3的另一端連接緩沖器B2的輸入端以及電阻R4的一端，電阻R4的另一端接地。

緩沖器B1、B2為低輸出阻抗單位增益緩沖器，緩沖器電路包括PMOS晶體管M1、M2、M5、M7；NMOS晶體管M3、M4、M6、M8、Ms1；電阻R8、電容Cc1；

其中晶體管M5、M7的源極以及電阻R8的一端連接電源電壓VDD，晶體管M5的柵極連接晶體管M7的柵極，晶體管M5的漏極連接晶體管M1、M2的源極，晶體管M1的柵極連接晶體管Ms1的柵極以及電阻R8的另一端，并作為緩沖器的輸出端；晶體管M1的漏極連接晶體管M3的漏極以及柵極，晶體管M3的柵極連接晶體管M4的柵極，晶體管M3、M4的源極接地；

晶體管M2柵極連接晶體管Ms1的源極，并作為緩沖器的輸入端，晶體管M2的漏極連接晶體管M4的漏極以及晶體管M6、M8的柵極；

晶體管M7的柵極連接其漏極，晶體管M7的漏極連接晶體管Ms1的漏極以及晶體管M6的漏極，晶體管M6的柵極連接電容Cc1的一端，電容Cc1的另一端以及晶體管M6的源極接地；晶體管M8的源極接地，漏極連接電阻R8的另一端以及晶體管Ms1的柵極。

本發明還提供一種顯示模組的驅動方法，所述顯示模組包括控制印刷電路板、數據驅動電路、第一柵極驅動電路、以及第二柵極驅動電路，其特征在于：所述第二柵極驅動電路中設置有檢測單元，用于檢測靠近第二柵極驅動電路模塊一側的選通晶體管有無正常開啟，第一柵極驅動電路輸出第一柵極脈沖CKV1，第二柵極驅動電路輸出第二柵極脈沖CKV2，第一柵極脈沖CKV1具有使選通晶體管導通的開啟信號V1和關斷信號V0，第二柵極脈沖CKV2具有使選通晶體管導通的開啟信號V2和關斷信號V0，所述方法包括以下步驟：

S101：在選通時段T的第一選通時段t1內，第一柵極驅動電路130輸出第一柵極脈沖CKV1的開啟信號V1至柵線部分；

S102：第二柵極驅動電路的檢測單元檢測靠近第二柵極驅動電路一側的選通晶體管是否正常開啟；如果正常開啟，則轉向S103，否則，轉向S104；

S103：在選通時段T的第二選通時段t2內，第一柵極驅動電路繼續提供開啟信號V1進行驅動；

S104：在選通時段T的第二選通時段t2內，第一柵極驅動電路停止提供開啟信號，同時第二柵極驅動電路提供第二柵極脈沖CKV2的開啟信號V2進行驅動，以正常開啟選通晶體管。

V2大于或等于V1。

第一選通時段t1和第二選通時段t2相等，或者第二選通時段t2比第一選通時段t1大。

本發明所提供的驅動模組，通過在第二柵極驅動電路中設置檢測單元檢測選通晶體管是否正常開啟，從而決定是否由第二柵極驅動電路向柵線提供開啟信號。在第二柵極驅動電路向柵線提供開啟信號時，由于開啟信號V1的漸進衰減效果，使得開啟信號V2的開啟能力得以增強，從而在不增加顯示區域電路負擔的前提下，提高選通晶體管的開啟效果。另外，由于電源單元的穩壓電路的作用，使得電源單元輸出的電壓信號可以不受溫度變化的干擾，從而減少對晶體管開啟的影響。

附圖說明

圖1為現有技術1顯示模組示意圖；

圖2為現有技術2顯示模組示意圖；

圖3為本發明顯示模組示意圖；

圖4為本發明顯示模組驅動方法流程圖；

圖5為本發明顯示模組電源單元穩壓電路圖；

圖6為本發明顯示模組電源單元穩壓電路緩沖器電路圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

實施例一

實施例一提供一種顯示模組及其驅動方法，能夠在不增加硬件負擔前提下，減小對公共電極電壓的拉動并保證選通晶體管的正常開啟。

如圖3所示，該顯示模組包括控制印刷電路板104、數據驅動電路120、第一柵極驅動電路130、以及第二柵極驅動電路140。

時序控制器170、第一電平變換器150和第二電平變換器160、電源單元180被安裝在控制印刷電路板104上。所述控制印刷電路板104經柔性印刷電路板102被連接到TFT基底。被設置到LCD面板110的第一柵極驅動電路130和第二柵極驅動電路140經過數據驅動電路120被連接到時序控制器170和電源單元180，或者可經過柔性印刷電路板102被直接連接到時序控制器170和電源單元180。

時序控制器170將輸出使能信號OE、柵極時鐘信號CVP和柵極起始信號STV提供給第一電平變換器150和第二電平變換器160中的每一個。而且，時序控制器170調節負載信號(TP)的時序，然后將其提供給數據驅動電路120。同時，通過電源單元180向第一電平變換器150和第二電平變換器160提供作為柵極線驅動電壓的柵極導通電壓V_ON和柵極截止電壓V_OFF，并且時序控制器170還向第一電平變換器150和第二電平變換器160提供作為柵極控制信號的輸出使能信號OE、柵極時鐘信號CPV和柵極掃描起始信號STV。第一電平變換器150和第二電平變換器160產生在柵極導通電壓和柵極截止電壓的電平之間變換的相應起始脈沖STVP、第一柵極脈沖CKV1和第二柵極脈沖CKV2。然后，第一電平變換器150和第二電平變換器160經過數據驅動電路120將產生的脈沖提供給第一柵極驅動電路130和第二柵極驅動電路140。

柵極起始信號STV是指示一個幀的起始的信號。起始脈沖STVP是用于使柵極驅動電路130或140在一幀中產生第一柵極驅動信號的信號。第一柵極脈沖CKV1具有可使選通晶體管導通的開啟信號V1和關斷信號V0，第二柵極脈沖CKV2具有可使選通晶體管導通的開啟信號V2和關斷信號V0，其中，V1可以和V2相等。

另外，第二柵極驅動電路模塊中集成有檢測單元，用于檢測靠近第二柵極驅動電路模塊一側的選通晶體管有無正常開啟。

所述顯示模組的驅動方法如下：

S101：在選通時段T的第一選通時段t1內，第一柵極驅動電路130輸出第一柵極脈沖CKV1的開啟信號V1至柵線部分；

S102：第二柵極驅動電路140的檢測單元檢測靠近第二柵極驅動電路140一側的選通晶體管是否正常開啟；如果正常開啟，則轉向S103，否則，轉向S104；

S103：在選通時段T的第二選通時段t2內，第一柵極驅動電路130繼續提供開啟信號V1進行驅動；

S104：在選通時段T的第二選通時段t2內，第一柵極驅動電路130停止提供開啟信號，同時第二柵極驅動電路140提供第二柵極脈沖CKV2的開啟信號V2進行驅動，以正常開啟選通晶體管。

在所述顯示模組的驅動方法中，當第一柵極驅動電路130能夠正常開啟顯示區域所有選通晶體管時，是不需要第二柵極驅動電路工作的，只有當檢測單元檢測到靠近第二柵極驅動電路140側的選通晶體管存在不正常開啟的情況下，才由第二柵極驅動電路140提供第二柵極脈沖CKV2。在第二柵極驅動電路140工作的同時，中止第一柵極驅動電路130的工作。在第一柵極驅動電路130停止向柵線提供第一柵極脈沖CKV1時，由于選通晶體管本身的寄生電容，使得信號不會立即衰減至關斷信號，此時，相當于為第二柵極脈沖CKV2提供了預充電，增強了第二柵極脈沖CKV2開啟選通晶體管的能力，使得選通晶體管能夠正常開啟。

選通時段T指的是在一個幀內，為了開啟某條柵線上的選通晶體管，而由柵極驅動電路提供開啟信號的時間段，在本實施例中，T由t1和t2組成，并且t1和t2為連續時間段，示意性的，第一選通時段t1和第二選通時段t2可以各占選通時段T的一半，或者第二選通時段t2比第一選通時段t1大，比如t2為0.6T，t1為0.4T。

本領域技術人員不難理解，V2還可以大于V1，以進一步保證選通晶體管的正常開啟。

其中檢測單元可以是本領域任何可檢測選通晶體管開啟與否的手段，其本身結構不是本發明重點，不作過多描述。

進一步地，選通晶體管的開啟信號和關斷信號的大小可以根據選通晶體管的V-I特性進行選擇。另外，由于陣列基板上的像素內設置有顯示薄膜晶體管，顯示薄膜晶體管也需要開啟信號和關斷信號來控制其開啟和關斷，為了簡化陣列基板的驅動方法，本發明實施例中優選選通晶體管的開啟信號和關斷信號與選通晶體管的開啟信號和關斷信號相同。

此外，本發明實施例還提供了一種顯示裝置，該顯示裝置包括以上顯示模組。具體地，該顯示裝置可以為液晶面板、電子紙、有機發光顯示面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。

實施例二

實施例二為電源單元提供一種穩壓電路，以消除溫度變化給電壓信號帶來的影響，從而進一步影響選通晶體管的開啟。示例性的，本實施例二穩壓電路提供電壓為V_REF。

參見圖5和6，本實施例2的穩壓電路包括：雙極型晶體管Q1、Q2、Q3；PMOS晶體管M30、M31、M32、M33；NMOS晶體管M40、M41；電阻R1、R2、R3、R4、R41；運算放大器A1，緩沖器B1、B2；電容Cc。

圖5為本發明顯示模組電源單元穩壓電路圖。其中，PMOS晶體管M30、M31、M32、M33的源極連接電源電壓VDD，PMOS晶體管M30的柵極連接PMOS晶體管M31、M32、M33的柵極，晶體管M30的漏極連接晶體管Q1的發射極以及電阻R1的一端，電阻R1的另一端連接電阻R2的一端以及緩沖器B1的輸入端，緩沖器B1的輸出端連接晶體管Q1、Q2的基極，電阻R2的另一端以及晶體管Q1的集電極接地；

PMOS晶體管M31的漏極連接晶體管Q2的發射極以及運算放大器A1的反相輸入端，晶體管Q2的集電極接地；運算放大器A1的輸出端連接晶體管M31的柵極，運算放大器A1的正相輸入端連接NMOS晶體管M41的柵極；

NMOS晶體管M40的漏極連接晶體管M32的柵極，晶體管M40的柵極連接電阻R41的另一端以及晶體管M41的漏極，晶體管M40的源極接地；晶體管M32的漏極連接晶體管Q3的發射極，晶體管Q3的基極連接緩沖器B2的輸出端，晶體管Q3的集電極接地；電阻R41的一端連接電源電壓VDD，另一端連接晶體管M41的漏極，晶體管M41的源極接地；

電容Cc的一端連接電源電壓VDD，另一端連接晶體管M33的柵極，晶體管M33的源極連接電源電壓VDD，漏極連接電阻R3的一端，并作為穩壓電路的輸出端；電阻R3的另一端連接緩沖器B2的輸入端以及電阻R4的一端，電阻R4的另一端接地。

圖6為本發明顯示模組電源單元穩壓電路緩沖器電路圖。如圖6所示，緩沖器B1、B2為低輸出阻抗單位增益緩沖器，緩沖器電路包括PMOS晶體管M1、M2、M5、M7；NMOS晶體管M3、M4、M6、M8、Ms1；電阻R8、電容Cc1；

其中晶體管M5、M7的源極以及電阻R8的一端連接電源電壓VDD，晶體管M5的柵極連接晶體管M7的柵極，晶體管M5的漏極連接晶體管M1、M2的源極，晶體管M1的柵極連接晶體管Ms1的柵極以及電阻R8的另一端，并作為緩沖器的輸出端；晶體管M1的漏極連接晶體管M3的漏極以及柵極，晶體管M3的柵極連接晶體管M4的柵極，晶體管M3、M4的源極接地；

晶體管M2柵極連接晶體管Ms1的源極，并作為緩沖器的輸入端，晶體管M2的漏極連接晶體管M4的漏極以及晶體管M6、M8的柵極；

晶體管M7的柵極連接其漏極，晶體管M7的漏極連接晶體管Ms1的漏極以及晶體管M6的漏極，晶體管M6的柵極連接電容Cc1的一端，電容Cc1的另一端以及晶體管M6的源極接地；晶體管M8的源極接地，漏極連接電阻R8的另一端以及晶體管Ms1的柵極。

其中，晶體管M31的寬長比是晶體管M30、M32以及M33的N倍，N為大于1的正整數；晶體管Q3的發射極面積是晶體管Q2的發射極面積的n倍，n為大于1的正整數,從而使晶體管Q3和Q2的集電極電流密度不同；當電路正常工作時，電阻R1兩端的電壓就是雙極型晶體管Q1的發射極-基極電壓V_EB1，如果電阻R1和R2的比值為m,那么R2兩端的電壓就等于V_EB1/m，故而，運算放大器A1的反相端輸入端的電壓為：

V_IN＝V_EB1/m+V_EB2

如果運算放大器為理想運算放大器，則其兩個輸入端電壓V_IN與V_IP相等，因此，電阻R4兩端的電壓為：

V_R4＝V_IP-V_EB3＝V_EB1/m+V_EB2-V_EB3，

由于晶體管Q2和Q3的集電極電流密度不同，因此V_EB2-V_EB3＝ΔV_EB是一個PTAT電壓，適當選取m的值，就可以得到一個與溫度無關的穩定電壓V_R4，此時：

V_REF＝V_R4(1+R₃/R₄)；

因此，適當選取電阻R1、R2、R3、R4的值，便可得到一與溫度無關的穩定電壓V_REF。

通過以上的實施方式的描述，發明對現有技術的貢獻主要體現為三個部分：一是本發明顯示模組通過在第二柵極電路140中設置檢測單元以檢測靠近第二柵極電路側的選通晶體管是否正常開啟；二是本發明顯示模組的驅動方法；三是本發明通過在電源單元中設置穩壓電路，使得輸出電壓不受環境溫度變化的影響。所屬領域的技術人員可以清楚地了解到，本發明可借助軟件加必需的通用硬件的方式來實現。

本領域的技術人員應理解，雖然本發明已以較佳實施例揭示如上，但本發明可實施成其它特定形式，而不脫離其精神或實質特征。上述實施例在所有方面都將被理解成僅僅是示例性的和非限制性的。因此，本發明的保護范圍由所附的權利要求書而不是前面的說明書來限定。所有落入權利要求書等效物的含義和范圍內的改變都將包含在權利要求書的范圍之內。