一種移位寄存器及柵極驅(qū)動(dòng)電路的制作方法

本發(fā)明涉及顯示領(lǐng)域，尤其涉及一種移位寄存器及柵極驅(qū)動(dòng)電路。

背景技術(shù)：

目前，各領(lǐng)域?qū)︼@示器，包括但不限于手機(jī)、平板等移動(dòng)終端的要求越來(lái)越高，同時(shí)也提高了對(duì)顯示面板的要求。顯示面板既要輕薄又要抗各種嚴(yán)苛環(huán)境。

現(xiàn)有技術(shù)中，顯示屏幕都設(shè)置有柵極驅(qū)動(dòng)電路用于控制顯示面板顯示區(qū)柵極開(kāi)關(guān)的開(kāi)關(guān)。柵極驅(qū)動(dòng)電路多采用移位寄存器級(jí)聯(lián)組合而成，而移位寄存器多采用薄膜晶體管進(jìn)行功能運(yùn)作。在非顯示階段，由于部分薄膜晶體管的柵極和漏極同時(shí)被施加相同的低電平或者部分薄膜晶體管受到移位寄存器輸出端低電平信號(hào)的影響，導(dǎo)致薄膜晶體管的源極和漏極之間漏電流現(xiàn)象明顯。而漏電流的影響造成了顯示面板的功耗大大增加，特別是當(dāng)柵極移位寄存器包括多個(gè)級(jí)聯(lián)的移位寄存器時(shí)，上述功耗的影響是不容忽視的。

技術(shù)實(shí)現(xiàn)要素：

為解決上述問(wèn)題，本實(shí)用新型提供一種移位寄存器，包括第一輸出晶體管、充電單元、復(fù)位單元、第一保持單元、控制單元、第二保持單元、第三保持單元以及第二輸出晶體管，其中：

所述第一輸出晶體管控制端與第一節(jié)點(diǎn)電連接，所述第一輸出晶體管的第一端與第二時(shí)鐘信號(hào)輸入端電連接，所述第一輸出晶體管的第二端與第一輸出端電連接；

所述充電單元控制端與信號(hào)輸入端電連接，所述充電單元的第一端與第一電平信號(hào)輸入端電連接，所述充電單元的第二端與所述第一節(jié)點(diǎn)電連接；

所述復(fù)位單元的控制端與復(fù)位信號(hào)端電連接，所述復(fù)位單元的第一端與所述第一節(jié)點(diǎn)電連接，所述復(fù)位單元的第二端與第二電平信號(hào)輸入端電連接；

所述第一保持單元的控制端與第二節(jié)點(diǎn)電連接，所述第一保持單元的第一端與所述第一節(jié)點(diǎn)電連接，所述第一保持單元的第二端與第三電平信號(hào)輸入端電連接；

所述控制單元的控制端與所述第一節(jié)點(diǎn)電連接，所述控制單元的第一端與所述第二節(jié)點(diǎn)電連接，所述控制單元的第二端與所述第三電平信號(hào)輸入端電連接；

所述第二保持單元的第一控制端與所述第二節(jié)點(diǎn)電連接，所述第二保持單元的第二控制端與第一時(shí)鐘信號(hào)輸入端電連接，所述第二保持單元的第一端與所述第一輸出端電連接，所述第二保持單元的第二端與第四電平信號(hào)輸入端電連接；

所述第三保持單元的第一控制端與所述第一時(shí)鐘信號(hào)輸入端電連接，所述第三保持單元的第二控制端與所述第二節(jié)點(diǎn)電連接，所述第三保持單元的第一端與第二輸出端電連接，所述第三保持單元的第二端與所述第三電平信號(hào)輸入端電連接；

所述第二輸出晶體管的控制端與所述第一節(jié)點(diǎn)電連接，所述第二輸出晶體管的第一端與所述第二時(shí)鐘信號(hào)輸入端電連接，所述第二輸出晶體管的第二端與所述第二輸出端電連接。

一種柵極驅(qū)動(dòng)電路，包括N級(jí)上述所述的一種移位寄存器，其中， N為大于等于3的正整數(shù)。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案具有以下優(yōu)點(diǎn)之一：移位寄存器通過(guò)設(shè)置第一電平信號(hào)輸入端、第二電平信號(hào)輸入端、第三電平信號(hào)輸入端以及第四電平信號(hào)輸入端，使得不同的功能模塊分別按照各自功能需求電連接不同的電平信號(hào)輸入端，實(shí)現(xiàn)了第一輸出晶體管以及第一開(kāi)關(guān)的柵極以及漏極電連接不同的電平信號(hào)輸入端，降低了漏電流風(fēng)險(xiǎn)減少了損耗；此外，通過(guò)增加第三保持模塊以及第二輸出晶體管，能夠降低充電單元的漏電流問(wèn)題，防止第一節(jié)點(diǎn)因漏電流問(wèn)題而引起顯示抖動(dòng)。

本實(shí)用新型還提供了一種柵極驅(qū)動(dòng)電路，具有級(jí)聯(lián)的上述移位寄存器，能夠一定程度上降低功耗并進(jìn)行穩(wěn)定顯示。

附圖說(shuō)明

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本實(shí)用新型實(shí)施例提供的一種移位寄存器的模塊示意圖；

圖2為本實(shí)用新型實(shí)施例提供的又一種移位寄存器的模塊示意圖；

圖3為本實(shí)用新型實(shí)施例提供的一種移位寄存器的具體連接示意圖；

圖4為本實(shí)用新型又一實(shí)施例提供的一種移位寄存器的模塊示意圖；

圖5為本實(shí)用新型又一實(shí)施例提供的又一種移位寄存器的模塊示意圖；

圖6為本實(shí)用新型實(shí)施例提供的又一種移位寄存器的具體連接示意圖；

圖7為本實(shí)用新型實(shí)施例提供的一種移位寄存器的時(shí)序圖；

圖8為本實(shí)用新型實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的級(jí)聯(lián)示意圖；

圖9為本實(shí)用新型實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的級(jí)聯(lián)示意圖。

具體實(shí)施方式

下面結(jié)合示意圖對(duì)本實(shí)用新型的一種移位寄存器及柵極驅(qū)動(dòng)電路進(jìn)行更詳細(xì)的描述，其中表示了本實(shí)用新型的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實(shí)用新型，而仍然實(shí)現(xiàn)本實(shí)用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。

本實(shí)用新型公開(kāi)一種移位寄存器，包括第一輸出晶體管、充電單元、復(fù)位單元、第一保持單元、控制單元、第二保持單元、第三保持單元以及第二輸出晶體管。

具體的，如圖1所示，圖1為本實(shí)用新型實(shí)施例提供的一種移位寄存器的模塊示意圖。本實(shí)用新型實(shí)施例提供的第一輸出晶體管M0、充電單元1、復(fù)位單元2、第一保持單元3、控制單元4、第二保持單元5、第三保持單元6以及第二輸出晶體管M9的具體連接結(jié)構(gòu)如下：

第一輸出晶體管M0的控制端與第一節(jié)點(diǎn)P電連接，第一輸出晶體管M0的第一端與第二時(shí)鐘信號(hào)輸入端CKB電連接，第一輸出晶體管M0的第二端與第一輸出端電連接OUT1。

充電單元1的控制端與信號(hào)輸入端IN電連接，充電單元1的第一端與第一電平信號(hào)輸入端DIR1電連接，充電單元1的第二端與第一節(jié)點(diǎn)P電連接。

復(fù)位單元2的控制端與復(fù)位信號(hào)端RESET電連接，復(fù)位單元2 的第一端與第一節(jié)點(diǎn)P電連接，復(fù)位單元2的第二端與第二電平信號(hào)輸入端DIR2電連接。

第一保持單元3的控制端與第二節(jié)點(diǎn)Q電連接，第一保持單元3 的第一端與第一節(jié)點(diǎn)P電連接，第一保持單元3的第二端與第三電平信號(hào)輸入端VGL2電連接。

控制單元4的控制端與第一節(jié)點(diǎn)P電連接，控制單元4的第一端與第二節(jié)點(diǎn)Q電連接，控制單元4的第二端與第三電平信號(hào)輸入端 VGL2電連接。

第二保持單元5的第一控制端與第二節(jié)點(diǎn)Q電連接，第二保持單元5的第二控制端與第一時(shí)鐘信號(hào)輸入端CK電連接，第二保持單元5的第一端與第一輸出端OUT1電連接，第二保持單元的第二端與第四電平信號(hào)輸入端VGL1電連接。

第三保持單元6的第一控制端與第一時(shí)鐘信號(hào)輸入端CK電連接，第三保持單元6的第二控制端與第二節(jié)點(diǎn)Q電連接，第三保持單元6 的第一端與第二輸出端OUT2電連接，第三保持單元6的第二端與第三電平信號(hào)輸入端VGL2電連接。

第二輸出晶體管M9的控制端與第一節(jié)點(diǎn)P電連接，第二輸出晶體管M9的第一端與第二時(shí)鐘信號(hào)輸入端CKB電連接，第二輸出晶體管M9的第二端與第二輸出端OUT2電連接。

此外，第三電平信號(hào)輸入端輸出的低電平信號(hào)與第四電平信號(hào)輸入端輸出的低電平信號(hào)不同。

本實(shí)用新型實(shí)施例中，當(dāng)?shù)谌娖叫盘?hào)輸入端的信號(hào)傳輸至第一節(jié)點(diǎn)P時(shí)，第四電平信號(hào)輸入端輸入的信號(hào)傳輸至第一輸出端，此時(shí)當(dāng)?shù)谝惠敵鼍w管M0為N型薄膜晶體管時(shí)，第一輸出晶體管M0的控制端接收第三電平信號(hào)，第二端接收第四電平信號(hào)。此時(shí)，因第三電平信號(hào)傳輸?shù)牡碗娖叫盘?hào)小于第四電平信號(hào)傳輸?shù)牡碗娖叫盘?hào)，因此能夠有效抑制第一輸出晶體管M0的漏電流。

本實(shí)用新型提供的移位寄存器還可以包括第一電容與第二電容。如圖2所示，圖2為本實(shí)用新型實(shí)施例提供的又一種移位寄存器的模塊示意圖。第一電容C1的第一極電連接第二時(shí)鐘信號(hào)輸入端CKB，第一電筒C1的第二極電連接第二節(jié)點(diǎn)Q；第二電容C2的第一極電連接第一節(jié)點(diǎn)P，第二電容C2的第二極電連接第一輸出端OUT1。

具體的，如圖3所示，圖3為本實(shí)用新型實(shí)施例提供的一種移位寄存器的具體連接示意圖。結(jié)合圖1與圖3，其中，充電單元1包括第一開(kāi)關(guān)M1，第一開(kāi)關(guān)M1的控制端電連接信號(hào)輸入端IN，第一開(kāi)關(guān)M1的第一端電連接第一電平信號(hào)輸入端DIR1，第一開(kāi)關(guān)M1的第二端電連接第一節(jié)點(diǎn)P。

復(fù)位單元2包括第二開(kāi)關(guān)M2，第二開(kāi)關(guān)M2的控制端電連接復(fù)位信號(hào)輸入端RESET，第二開(kāi)關(guān)M2的第一端電連接第一節(jié)點(diǎn)P，第二開(kāi)關(guān)M2的第二端電連接第二電平信號(hào)輸入端DIR2。

第一保持單元3包括第三開(kāi)關(guān)M3，第三開(kāi)關(guān)M3的控制端電連接第二節(jié)點(diǎn)Q，第三開(kāi)關(guān)M3的第一端電連接第一節(jié)點(diǎn)P，第三開(kāi)關(guān) M3的第二端電連接第三電平信號(hào)輸入端VGL2。

控制單元4包括第四開(kāi)關(guān)M4，第四開(kāi)關(guān)M4的控制端電連接第一節(jié)點(diǎn)P，第四開(kāi)關(guān)M4的第一端電連接第二節(jié)點(diǎn)Q，第四開(kāi)關(guān)M4 的第二端電連接第三電平信號(hào)輸入端VGL2。

第二保持單元5包括第五開(kāi)關(guān)M5以及第六開(kāi)關(guān)M6，其中，第五開(kāi)關(guān)M5的控制端電連接第二節(jié)點(diǎn)Q，第五開(kāi)關(guān)M5的第一端電連接第一輸出端OUT1，第五開(kāi)關(guān)M5的第二端電連接第四電平信號(hào)輸入端VGL1；第六開(kāi)關(guān)M6的控制端電連接第一時(shí)鐘信號(hào)輸入端CK，第六開(kāi)關(guān)M6的第一端電連接第一輸出端OUT1，第六開(kāi)關(guān)M6的第二端電連接第四電平信號(hào)輸入端VGL1。

第三保持單元6包括第七開(kāi)關(guān)M7及第八開(kāi)關(guān)M8，第七開(kāi)關(guān) M7的控制端電連接第一時(shí)鐘信號(hào)輸入端CK，第七開(kāi)關(guān)M7的第一端電連接第二輸出端OUT2，第七開(kāi)關(guān)M7的第二端電連接第三電平信號(hào)輸入端VGL2；第八開(kāi)關(guān)M8的控制端電連接第二節(jié)點(diǎn)Q，第八開(kāi)關(guān)M8的第一端電連接第二輸出端OUT2，第八開(kāi)關(guān)M8的第二端電連接第三電平信號(hào)輸入端VGL2。

此外，上述第一開(kāi)關(guān)M1、第二開(kāi)關(guān)M2、第三開(kāi)關(guān)M3、第四開(kāi)關(guān)M4、第五開(kāi)關(guān)M5、第六開(kāi)關(guān)M6、第七開(kāi)關(guān)M7、第八開(kāi)關(guān)M8、第一輸出晶體管M0以及第二輸出晶體管M9均為N型薄膜晶體管，即當(dāng)上述開(kāi)關(guān)的控制端接收高電平信號(hào)時(shí)，上述開(kāi)關(guān)均導(dǎo)通，當(dāng)上述開(kāi)關(guān)的控制端接收低電平信號(hào)時(shí)，上述開(kāi)關(guān)均斷開(kāi)。需要說(shuō)明的是，本實(shí)用新型實(shí)施例的開(kāi)關(guān)結(jié)構(gòu)不局限于此，其可以是除薄膜晶體管之外的開(kāi)關(guān)，也可以是除N型薄膜晶體管之外的薄膜晶體管，例如P 型薄膜晶體管。當(dāng)上述開(kāi)關(guān)為P型薄膜晶體管時(shí)，當(dāng)開(kāi)關(guān)的控制端接收低電平信號(hào)時(shí)，上述開(kāi)關(guān)導(dǎo)通，當(dāng)上述開(kāi)關(guān)的控制端接收高電平信號(hào)時(shí)，上述開(kāi)關(guān)斷開(kāi)。本實(shí)用新型實(shí)施例不局限于此，任何基于本實(shí)用新型實(shí)施例提出的改進(jìn)都應(yīng)屬于本實(shí)用新型保護(hù)范圍。

本實(shí)用新型實(shí)施例增加了第二輸出晶體管M9以及第三保持單元 6，其中第三保持單元6設(shè)置有第七開(kāi)關(guān)M7以及第八開(kāi)關(guān)M8，第三保持單元6與第三電平信號(hào)輸入端VGL2電連接。因第二輸出端 OUT2電連接下一級(jí)移位寄存器的輸入端IN，又因?yàn)榈诙敵龆薕UT 接收第三電平信號(hào)輸入端VGL2輸入的低電平信號(hào)，因此可以理解為第一開(kāi)關(guān)M1的控制端接收第三電平信號(hào)輸入端VGL2輸出的低電平信號(hào)。此外，第一開(kāi)關(guān)M1電連接第一保持單元3，接收第三電平信號(hào)輸入端VGL2輸出的低電平信號(hào)。因此，當(dāng)?shù)谝婚_(kāi)關(guān)M1關(guān)閉時(shí)，第一開(kāi)關(guān)M1的控制端與第二端均接收第三電平信號(hào)輸入端VGL2輸出的低電平信號(hào)，降低了第一開(kāi)關(guān)M1的漏電流問(wèn)題，也降低了第一開(kāi)關(guān)M1因漏電引起的高溫抖動(dòng)風(fēng)險(xiǎn)。

為了解決漏電流問(wèn)題并加強(qiáng)第一節(jié)點(diǎn)的充電能力，本實(shí)用新型實(shí)施例提供的移位寄存器還可以包括第四保持單元。如圖4所示，圖4 為本實(shí)用新型又一實(shí)施例提供的一種移位寄存器的模塊示意圖。移位寄存器的具體模塊結(jié)構(gòu)與圖1所示的模塊結(jié)構(gòu)基本相同，相同之處不再贅述，區(qū)別點(diǎn)在于：包括第四保持單元7。第四保持單元7的控制端電連接?xùn)艠O復(fù)位信號(hào)端RESET1，第四保持單元7的第一端電連接第一節(jié)點(diǎn)P，第四保持單元7的第二端電連接第二輸出端OUT2，第四保持單元7的第三端電連接第三電平信號(hào)輸入端VGL2。

具體的，圖5為本實(shí)用新型又一實(shí)施例提供的又一種移位寄存器的模塊示意圖，圖5的基本結(jié)構(gòu)與圖2相同，區(qū)別點(diǎn)在于圖5包括第四保持單元7。本實(shí)施例中，移位寄存器除了包括第四保持單元7外，還包括第一電容C1與第二電容C2。

具體的，如圖6所示，圖6為本實(shí)用新型實(shí)施例提供的有一種移位寄存器的具體連接示意圖。結(jié)合圖5與圖6舉例來(lái)說(shuō)，第四保持單元7包括第九開(kāi)關(guān)M10與第十開(kāi)關(guān)M11。圖6與圖3的具體連接結(jié)構(gòu)基本相同，相同之處不再贅述，區(qū)別點(diǎn)在于：第九開(kāi)關(guān)M10的控制端電連接?xùn)艠O復(fù)位信號(hào)端RESET1，第九開(kāi)關(guān)M10的第一端電連接第一節(jié)點(diǎn)P，第九開(kāi)關(guān)M10的第二端電連接第三電平信號(hào)輸入端 VGL2；第十開(kāi)關(guān)M11的控制端電連接?xùn)艠O復(fù)位信號(hào)端RESET1，第十開(kāi)關(guān)M11的第一端電連接第二輸出端OUT2，第十開(kāi)關(guān)M11的第二端電連接第三電平信號(hào)輸入端VGL2。

可選的，第九開(kāi)關(guān)M10以及第十開(kāi)關(guān)M11為N型薄膜晶體管，即，當(dāng)?shù)诰砰_(kāi)關(guān)M10與第十開(kāi)關(guān)M11的控制端接收高電平信號(hào)時(shí)，第九開(kāi)關(guān)M10與第十開(kāi)關(guān)M11導(dǎo)通。本實(shí)用新型實(shí)施例不局限于此，第九開(kāi)關(guān)以及第十開(kāi)關(guān)還可以是P型薄膜晶體管，即當(dāng)?shù)诰砰_(kāi)關(guān)與第十開(kāi)關(guān)接收低電平信號(hào)時(shí)，第九開(kāi)關(guān)與第十開(kāi)關(guān)導(dǎo)通。

可選的，圖1至圖6的實(shí)施例中，第一電平信號(hào)輸入端DIR1輸出的信號(hào)與第二電平信號(hào)輸入端DIR2輸出的信號(hào)相位相反。例如，當(dāng)?shù)谝浑娖叫盘?hào)輸入端DIR1持續(xù)輸出低電平信號(hào)時(shí)，第二電平信號(hào)輸入端DIR2持續(xù)輸出高電平信號(hào)。反之，也可。通過(guò)設(shè)置第一電平信號(hào)輸入端DIR1與第二電平信號(hào)輸入端DIR2輸出的信號(hào)相位相反，可以實(shí)現(xiàn)移位寄存器組成的柵極驅(qū)動(dòng)電路的正反掃。

為了具體說(shuō)明本實(shí)用新型實(shí)施例的提供的移位寄存器的原理，現(xiàn)結(jié)合圖3以及圖7來(lái)說(shuō)明。圖7為本實(shí)用新型實(shí)施例提供的一種移位寄存器的時(shí)序圖?，F(xiàn)以開(kāi)關(guān)均為N型薄膜晶體管，第一電平信號(hào)輸入端DIR1輸入高電平信號(hào)，第二電平信號(hào)輸入端DIR2輸入低電平信號(hào)且信號(hào)量同第四電平信號(hào)端輸出的第一低電平信號(hào)L1來(lái)示例說(shuō)明。

在第一階段T1過(guò)程中，移位寄存器進(jìn)行復(fù)位操作。此時(shí)，復(fù)位信號(hào)端RESET輸出高電平信號(hào)，第一時(shí)鐘信號(hào)輸入端CK輸出低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CKB輸出高電平信號(hào)。此時(shí)，第二開(kāi)關(guān)M2因復(fù)位信號(hào)端RESET的高電平信號(hào)而導(dǎo)通。第一電容C1因第二時(shí)鐘信號(hào)輸入端CKB的高電平信號(hào)輸入而開(kāi)始充電，第五開(kāi)關(guān) M5以及第八開(kāi)關(guān)M8導(dǎo)通。此時(shí)，第一節(jié)點(diǎn)P接收第二電平信號(hào)輸入端DIR2輸入的低電平信號(hào)L1，第一輸出端OUT1因第五開(kāi)關(guān)M5 導(dǎo)通而輸出第四電平信號(hào)輸入端VGL1輸出的第一低電平信號(hào)L1，第二輸出端OUT2因第八開(kāi)關(guān)M8導(dǎo)通而輸出第二低電平信號(hào)L2。

第二階段T2過(guò)程中，信號(hào)輸入端IN輸出高電平信號(hào)，第一時(shí)鐘信號(hào)輸入端CK輸出高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CKB輸出低電平信號(hào)。此時(shí)，第一開(kāi)關(guān)M1因高電平信號(hào)輸入而導(dǎo)通，第一信號(hào)輸入端DIR1輸出的高電平信號(hào)傳輸至第一節(jié)點(diǎn)P，第六開(kāi)關(guān)M6 以及第七開(kāi)關(guān)M7因第一時(shí)鐘信號(hào)輸入端CK輸出的信號(hào)導(dǎo)通。因第一節(jié)點(diǎn)P處于高電平狀態(tài)，第四開(kāi)關(guān)M4以及第一輸出晶體管M0導(dǎo)通。第二節(jié)點(diǎn)Q變?yōu)榈碗娖诫娢唬诙娙軨2進(jìn)行充電，第一輸出端OUT1輸出第一低電平信號(hào)L1，第二輸出端OUT2輸出第二低電平信號(hào)L2。

第三階段T3過(guò)程中，復(fù)位信號(hào)端RESET以及信號(hào)輸入端IN持續(xù)輸入低電平信號(hào)，第一時(shí)鐘信號(hào)輸入端CK輸出低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CKB輸出高電平信號(hào)。此時(shí)，因第一節(jié)點(diǎn)P依舊處于高電平狀態(tài)，第一輸出晶體管M0導(dǎo)通并將第二時(shí)鐘信號(hào)輸入端 CKB輸出的高電平信號(hào)傳輸至第一輸出端OUT1。因第二電容C2的耦合左右，第一節(jié)點(diǎn)P的電位被抬高，第二輸出晶體管M9也導(dǎo)通，第二輸出端OUT2輸出高電平信號(hào)。

第三階段T4過(guò)程中，第一時(shí)鐘信號(hào)輸入端CK輸出高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CKB輸出低電平信號(hào)。此時(shí)，第六開(kāi)關(guān)M6以及第七開(kāi)關(guān)M7導(dǎo)通，第一輸出端OUT1輸出第一低電平信號(hào)L1，第二輸出端OUT2輸出第二低電平信號(hào)L2。第一節(jié)點(diǎn)P因放電作用而維持第二低電平信號(hào)L2狀態(tài)。

上述過(guò)程中，在第一輸出端OUT1維持低電平信號(hào)的過(guò)程中，第一開(kāi)關(guān)M1的控制端接收上一級(jí)移位寄存器第二輸出端OUT2輸出的第二低電平信號(hào)L2，而第一開(kāi)關(guān)M1的第二端維持第二低電平信號(hào) L2，即第一節(jié)點(diǎn)P的低電平信號(hào)。此時(shí)，第一開(kāi)關(guān)M1在斷開(kāi)狀態(tài)下，柵漏電壓Vgs能夠真正達(dá)到0V，降低了第一開(kāi)關(guān)M1的漏電流風(fēng)險(xiǎn)，也能夠有效防止高溫抖動(dòng)的風(fēng)險(xiǎn)。

本實(shí)用新型實(shí)施例還提供一種柵極驅(qū)動(dòng)電路如圖8所示，圖8為一種柵極驅(qū)動(dòng)電路的級(jí)聯(lián)示意圖。該柵極驅(qū)動(dòng)電路包括N級(jí)上述所述的一種移位寄存器，其中，N為大于等于3的正整數(shù)。

可選的，第一級(jí)移位寄存器A1、第二級(jí)移位寄存器A2、第N-1 級(jí)移位寄存器AN-1以及第N級(jí)移位寄存器AN為虛擬移位寄存器，其第一輸出端OUT1與虛擬柵極線DUNM1、DUM2、DUM3以及 DUM4電連接。

第三級(jí)移位寄存器A3至第N-2級(jí)移位寄存器AN-2的第一輸出端OUT1與柵極線(GOUT1至GOUTN)一一對(duì)應(yīng)電連接。

具體的，第一級(jí)移位寄存器A1的信號(hào)輸入端IN接收外部輸入的第一觸發(fā)信號(hào)STV1，第二級(jí)移位寄存器A2的信號(hào)輸入端IN接收外部輸入的第二觸發(fā)信號(hào)STV2。

具體的，第一級(jí)移位寄存器A1的第二輸出端OUT2電連接第三級(jí)移位寄存器A3的信號(hào)輸入端IN；第二級(jí)移位寄存器A2的第二輸出端OUT2電連接第四級(jí)移位寄存器A4的信號(hào)輸入端IN；第K級(jí)移位寄存器(圖中未示出)的第二輸出端OUT2電連接第K-2級(jí)移位寄存器(圖中未示出)的復(fù)位信號(hào)端RESET以及第K+2級(jí)移位寄存器(圖中未示出)的信號(hào)輸入端IN，3≤K≤N-3。以第四級(jí)移位寄存器A4舉例來(lái)說(shuō)，第四級(jí)移位寄存器A4的第二輸出OUT2電連接第二級(jí)移位寄存器A2的復(fù)位信號(hào)端RESET以及第六級(jí)移位寄存器A6 的信號(hào)輸入端IN。

此外，柵極驅(qū)動(dòng)電路還包括第一時(shí)鐘信號(hào)線S1、第二時(shí)鐘信號(hào)線S2、第三時(shí)鐘信號(hào)線S3以及第四時(shí)鐘信號(hào)線S4，其中：

第4i+1級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端CK電連接第一時(shí)鐘信號(hào)線S1，第二時(shí)鐘信號(hào)輸入端CKB電連接第三時(shí)鐘信號(hào)線S3；第4i+2級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端CK電連接第二時(shí)鐘信號(hào)線S2，第二時(shí)鐘信號(hào)輸入端CKB電連接第四時(shí)鐘信號(hào)線S4；第 4i+3級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端CK電連接第三時(shí)鐘信號(hào)線 S3，第二時(shí)鐘信號(hào)輸入端CKB電連接第一時(shí)鐘信號(hào)線S1；第4i+4 級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端CK電連接第四時(shí)鐘信號(hào)線S4，第二時(shí)鐘信號(hào)輸入端CKB電連接第四時(shí)鐘信號(hào)線S4。其中， 0≤i≤(N-4)/4。舉例來(lái)說(shuō)，第一級(jí)移位寄存器A1的第一時(shí)鐘信號(hào)輸入端CK以及第二時(shí)鐘信號(hào)輸入端CKB分別電連接第一時(shí)鐘信號(hào)線S1以及第三時(shí)鐘信號(hào)線S3；第二級(jí)移位寄存器A2的第一時(shí)鐘信號(hào)輸入端CK以及第二時(shí)鐘信號(hào)輸入端CKB分別電連接第二時(shí)鐘信號(hào)線S2以及第四時(shí)鐘信號(hào)線4；第三級(jí)移位寄存器A3的第一時(shí)鐘信號(hào)輸入端CK以及第二時(shí)鐘信號(hào)輸入端CKB分別電連接第三時(shí)鐘信號(hào)線S3以及第一時(shí)鐘信號(hào)線S1；第四級(jí)移位寄存器A4的第一時(shí)鐘信號(hào)輸入端CK以及第二時(shí)鐘信號(hào)輸入端CKB分別電連接第四時(shí)鐘信號(hào)線S4以及第二時(shí)鐘信號(hào)線S2。

可選的，柵極驅(qū)動(dòng)電路還具有復(fù)位信號(hào)線R，如圖9所示，圖9 為本實(shí)用新型實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的級(jí)聯(lián)示意圖。結(jié)合圖9與圖6來(lái)說(shuō)明該實(shí)施例的連接結(jié)構(gòu)。具體的，移位寄存器包括第四保持單元，包括第九開(kāi)關(guān)M10以及第十開(kāi)關(guān)M11，其中第九開(kāi)關(guān) M10與第十開(kāi)關(guān)M11的控制端與柵極復(fù)位信號(hào)端RESET1電連接，柵極復(fù)位信號(hào)端RESET1與復(fù)位信號(hào)線R電連接。

本實(shí)用新型實(shí)施例提供的柵極移位寄存器可以解決移位寄存器中的漏電流問(wèn)題，并且能夠降低功耗。

注意，上述僅為本實(shí)用新型的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本實(shí)用新型不限于這里所述的特定實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本實(shí)用新型的保護(hù)范圍。因此，雖然通過(guò)以上實(shí)施例對(duì)本實(shí)用新型進(jìn)行了較為詳細(xì)的說(shuō)明，但是本實(shí)用新型不僅僅限于以上實(shí)施例，在不脫離本實(shí)用新型構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本實(shí)用新型的范圍由所附的權(quán)利要求范圍決定。