移位寄存單元、寄存器、有機發光顯示面板和驅動方法與流程

本公開一般涉及顯示技術領域，尤其涉及一種移位寄存單元、寄存器、有機發光顯示面板和驅動方法。

背景技術：

隨著顯示技術的不斷發展，顯示器的尺寸規格日新月異。為了滿足電子設備的便攜性，尺寸規格較小的顯示屏幕的需求量不斷增長。

與此同時，用戶對顯示屏的顯示質量也提出了更高的要求。例如，用戶更傾向于喜愛高PPI(Pixel per Inch，每英寸像素)的顯示屏，以提高顯示的精確性和連貫性。

OLED(Organic Light-Emitting Diode，有機發光二極管)顯示器，因為具備輕薄、省電等特性，越來越廣泛地應用在了各種便攜式電子設備中。

OLED顯示器中，通常包括了有機發光二極管陣列(即像素陣列)、向陣列中的各個有機發光二極管提供驅動電流的驅動電路(即像素電路)以及向各像素電路提供驅動信號的掃描電路等。

然而，現有的掃描電路由于其電路結構的問題，容易發生邏輯混亂的問題。此外，當掃描電路中的晶體管發生閾值漂移時，掃描電路無法正常輸出，使得掃描電路制作工藝更為復雜和嚴格。

技術實現要素：

鑒于現有技術中的上述缺陷或不足，期望提供一種移位寄存單元、寄存器、有機發光顯示面板和驅動方法，以期解決現有技術中存在的技術問題。

第一方面，本申請實施例提供了移位寄存單元，包括節點電位控制器和輸出單元；其中：節點電位控制器包括第一輸出端和第二輸出端；輸出單元用于基于第一輸出端輸出的第一控制信號和第二輸出端輸出的第二控制信號輸出第一電平信號或第二電平信號；節點電位控制器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第一電容、第二電容和第三電容；其中，第一晶體管的柵極、第二晶體管的柵極、第七晶體管的柵極、第三晶體管的第一極與第一時鐘信號控制端電連接，第一晶體管的第一極、第七晶體管的第一極與第一輸入信號端電連接，第一晶體管的第二極與第三晶體管的柵極電連接；第二晶體管的第一極與第一電平信號端電連接，第二晶體管的第二極與第六晶體管的柵極電連接；第三晶體管的第二極與第五晶體管的柵極、第六晶體管的柵極電連接；第四晶體管的柵極與第二時鐘信號控制端電連接，第四晶體管的第一極與第五晶體管的第二極電連接，第四晶體管的第二極與第一輸出端電連接；第五晶體管的第一極與第二電平信號端電連接；第六晶體管的第一極與第二時鐘信號控制端電連接，第六晶體管的第二極與第二輸出端電連接；第七晶體管的第二極與第一輸出端電連接；第八晶體管的柵極與第一輸出端電連接，第八晶體管的第一極與第二電平信號端電連接，第八晶體管的第二極與第二輸出端電連接；第一電容的兩端分別連接第二時鐘信號控制端和第一輸出端；第二電容的兩端分別連接第五晶體管的柵極和第二輸出端；第三電容的兩端分別與第五晶體管的第一極、第三晶體管的柵極電連接。

第二方面，本申請還提供了一種移位寄存器，包括N個級聯的移位寄存單元；其中，第i+1級移位寄存單元的第一輸入信號端接收第i級移位寄存單元的輸出信號，i為整數，且滿足：1≤i≤N-1。

第三方面，本申請還提供了一種有機發光顯示面板，包括：像素陣列，包括m行n列的像素區域；多個像素驅動電路，各像素驅動電路包括發光二極管和用于驅動發光二極管的驅動晶體管，各發光二極管位于各像素區域內；有機發光顯示面板還包括多條控制信號線和多條發光控制信號線；其中，各像素驅動電路與其中一條發光控制信號線電連接，并接收采用上的移位寄存單元輸出的發光控制信號。

第四方面，本申請還提供了一種驅動方法，用于驅動移位寄存單元，包括：在第一階段，向第一輸入信號端和第二時鐘信號控制端輸入第一電平信號，并向第一時鐘信號控制端輸入第二電平信號，以使第一輸出端和第二輸出端保持當前輸出電壓，輸出單元保持當前輸出電平；在第二階段，向第一時鐘信號控制端輸入第一電平信號并向第二時鐘信號控制端輸入第二電平信號，以使第一輸出端輸出第一電平信號并使第二輸出端輸出第二電平信號，輸出單元輸出第二電平信號端提供的信號；在第三階段，向第一輸入信號端和第一時鐘信號控制端輸入第二電平信號并向第二時鐘信號控制端輸入第一電平信號，以使第一輸出端輸出第二電平信號并使第二輸出端輸出第一電平信號，輸出單元輸出第一電平信號端提供的信號；在第四階段，向第一輸入信號端和第二時鐘信號控制端輸入第二電平信號并向第一時鐘信號控制端輸入第一電平信號，以使第一輸出端輸出第二電平信號并使第二輸出端輸出第一電平信號，輸出單元輸出第一電平信號端提供的信號。

按照本申請的方案，移位寄存單元中各節點的電位穩定、可控，可避免移位寄存單元中的各控制信號電平跳變時，各節點電位不穩定導致移位寄存單元輸出邏輯混亂的問題。此外，本申請的移位寄存單元對晶體管閾值漂移具有魯棒性，當晶體管閾值存在漂移時仍能在一定閾值漂移范圍內正常工作，從而降低了移位寄存單元制作工藝的復雜程度。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優點將會變得更明顯：

圖1示出了本申請的移位寄存單元的一個實施例的示意性結構圖；

圖2示出了本申請的移位寄存單元的另一個實施例的示意性結構圖；

圖3示出了用于驅動圖2所示移位寄存單元的各驅動信號的示意性時序圖；

圖4示出了本申請的移位寄存單元的又一個實施例的示意性結構圖；

圖5示出了本申請的移位寄存器的一個實施例的示意性結構圖；

圖6示出了本申請的有機發光顯示面板的一個實施例的示意性結構圖；

圖7示出了本申請的驅動方法的一個實施例的示意性流程圖。

具體實施方式

下面結合附圖和實施例對本申請作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋相關發明，而非對該發明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發明相關的部分。

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本申請。

參見圖1所示，為本申請的移位寄存單元的一個實施例的示意性結構圖；

移位寄存單元，包括節點電位控制器110和輸出單元120。

其中：節點電位控制器110包括第一輸出端N1和第二輸出端N2。

輸出單元120用于基于節點電位控制器110的第一輸出端N1輸出的第一控制信號和節點電位控制器110的第二輸出端N2輸出的第二控制信號輸出第一電平信號或第二電平信號。

節點電位控制器110包括第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第一電容C1、第二電容C2和第三電容C3。

其中，第一晶體管T1的柵極、第二晶體管T2的柵極、第七晶體管T7的柵極、第三晶體管T3的第一極與第一時鐘信號控制端CK1電連接。第一晶體管T1的第一極、第七晶體管T7的第一極與第一輸入信號端IN電連接，第一晶體管T1的第二極與第三晶體管T3的柵極電連接。

第二晶體管T2的第一極與第一電平信號端VGL電連接，第二晶體管T2的第二極與第六晶體管T6的柵極電連接。

第三晶體管T3的第二極與第五晶體管T5的柵極、第六晶體管T6的柵極電連接。

第四晶體管T4的柵極與第二時鐘信號控制端CK2電連接，第四晶體管T4的第一極與第五晶體管T5的第二極電連接，第四晶體管T4的第二極與第一輸出端N1電連接。

第五晶體管T5的第一極與第二電平信號端VGH電連接。

第六晶體管T6的第一極與第二時鐘信號控制端CK2電連接，第六晶體管T6的第二極與第二輸出端N2電連接。

第七晶體管T7的第二極與第一輸出端N1電連接。

第八晶體管T8的柵極與第一輸出端N1電連接，第八晶體管T8的第一極與第二電平信號端VGH電連接，第八晶體管T8的第二極與第二輸出端N2電連接。

本實施例以及本申請以下各實施例中，晶體管的第一極和第二極可分別為源極、漏極其中之一。

第一電容C1的兩端分別連接第二時鐘信號控制端CK2和第一輸出端N1。

第二電容C2的兩端分別連接第五晶體管T5的柵極和第二輸出端N2。

第三電容C3的兩端分別與第五晶體管T5的第一極、第三晶體管T3的柵極電連接。

本實施例的移位寄存單元，通過在恰當的位置設置第一電容C1、第二電容C2，當各電容的某一端浮置時，利用各電容的耦合作用，使得浮置一端可以跟隨電容另一端電壓而降低或者升高，從而確保與各電容電連接的晶體管保持開啟或者關斷的狀態而不產生誤動作。另一方面，通過設置第三電容C3，可以保持第三晶體管T3的柵極電位，避免第三晶體管T3的柵極電位抖動導致第三晶體管T3誤導通或者誤關斷的現象發生。這樣一來，便保證了節點控制器110的第一輸出端N1、第二輸出端N2輸出正確的電平，進而保證了移位寄存單元輸出端OUT輸出信號的準確性。

參見圖2所示，為本申請的移位寄存單元的另一個實施例的示意性結構圖。

與圖1所示的實施例類似，本實施例的移位寄存單元同樣包括節點電位控制器210和輸出單元220。且節點電位控制器210具有與圖1所示的實施例相同的結構，且同樣包括第一輸出端N1和第二輸出端N2。

與圖1所示的實施例不同的是，本實施例進一步對輸出單元220的結構進行了進一步的描述。

具體而言，本實施例的輸出單元220包括第九晶體管T9和第十晶體管T10。

第九晶體管T9的柵極與節點電位控制器220的第二輸出端N2電連接，第九晶體管T9的第一極與第二電平信號端VGH電連接，第九晶體管T9的第二極、第十晶體管T10的第二極與輸出單元220的輸出端OUT電連接。

第十晶體管T10的柵極與節點電位控制器220的第一輸出端N1電連接，第十晶體管T10的第一極與第一電平信號端VGL電連接。

與圖1所示的實施例類似，本實施例的移位寄存單元，通過在恰當的位置設置第一電容C1和第二電容C2，當各電容的某一端浮置時，利用各電容的耦合作用，使得浮置一端可以跟隨電容另一端電壓而降低或者升高，從而確保與各電容電連接的晶體管保持開啟或者關斷的狀態而不產生誤動作。從而保證了節點控制器110的第一輸出端N1、第二輸出端N2輸出正確的電平，進而保證了移位寄存單元輸出端OUT輸出信號的準確性。另一方面，通過設置第三電容C3，可以保持第三晶體管T3的柵極電位，避免第三晶體管T3的柵極電位抖動導致第三晶體管T3誤導通或者誤關斷的現象發生。

下面，將結合圖3所示的時序圖來進一步詳細描述本實施例的移位寄存單元，以使其技術效果更加凸顯。在以下對圖3的描述中，以移位寄存單元中的各晶體管均為PMOS晶體管，第一電平信號端VGL輸入信號為低電平信號，第二電平信號端VGH輸入信號為高電平信號為例進行描述。

如圖3所示，第一時鐘控制信號端CK1輸入的第一時鐘信號以及第二時鐘信號端CK2輸入的第二時鐘信號均為周期性方波信號。

在P1階段，第一輸入信號端IN輸入高電平信號，第二時鐘信號端CK2輸入的第二時鐘信號為高電平信號，第一時鐘控制信號端CK1輸入的第一時鐘信號為低電平信號，第一晶體管T1、第二晶體管T2、第七晶體管T7導通，高電平信號寫入第三晶體管T3的柵極，和第一輸出端N1，因此第三晶體管T3截止。同時，第二晶體管T2導通從而將第一電平信號端VGL輸入的低電平信號提供至第六晶體管T6的柵極，因此第六晶體管T6導通，并將第二時鐘信號端CK2輸入的高電平信號提供至第二輸出端N2。因此，在T1階段，當第一時鐘信號端CK1輸入的第一時鐘信號跳變為低電平時，第一輸出端N1、第二輸出端N2均輸出高電平信號，第九晶體管T9和第十晶體管T10截止，移位寄存單元的輸出端OUT的輸出信號保持上一階段的輸出。

接著，在P2階段，第一時鐘信號端CK1輸入的第一時鐘信號為高電平信號，第二時鐘信號端CK2輸入的第二時鐘信號為低電平信號，第四晶體管T4導通，第一晶體管T1、第二晶體管T2、第七晶體管T7截止，由于第五晶體管T5、第六晶體管T6的柵極此時處于懸浮狀態，其維持P1階段的低電平，因此，第五晶體管T5、第六晶體管T6導通。這樣一來，第二時鐘信號端CK2輸入的低電平信號提供至第二輸出端N2。在第二輸出端N2的低電平控制下，第九晶體管T9導通，從而將第二電平信號端VGH輸入的高電平信號提供至移位寄存單元的輸出端OUT。此外，由于第二電容C2的耦合作用，第五晶體管T5、第六晶體管T6的柵極電位將進一步被拉低，從而確保第五晶體管T5、第六晶體管T6在該階段導通，使得第二時鐘信號端CK2輸入的低電平信號可以完全地寫入第二輸出端N2。另一方面，由于第三電容C3的保持電位作用，第三晶體管T3的柵極維持高電平，避免第三晶體管T3誤導通導致第五晶體管T5、第六晶體管T6柵極電壓上升進而關斷第五晶體管T5、第六晶體管T6的現象發生。

接著，在P3階段，第一時鐘信號端CK1輸入的第一時鐘信號跳變為低電平信號，同時，第一輸入信號端IN輸入低電平信號而第二時鐘信號端CK2輸入的第二時鐘信號為高電平信號。此時，第一晶體管T1、第二晶體管T2、第七晶體管T7導通，從而將低電平信號提供至第一輸出端N1。同時，第一輸出端N1的低電平信號使得第八晶體管T8導通，從而將第二電平信號端VGH輸入的高電平信號提供至第二輸出端N2。這樣一來，第九晶體管T9截止而第十晶體管T10導通，使得移位寄存單元的輸出端OUT輸出低電平信號。

接著，在P4階段，第一時鐘信號端CK1輸入的第一時鐘信號跳變為高電平信號，第二時鐘信號端CK2輸入的第二時鐘信號跳變為低電平信號，且第一輸入信號端IN輸入的信號為低電平信號。此時，第一晶體管T1截止，由于第三電容C3可以起到穩定電位的作用，第三晶體管T3的柵極可以維持P3階段的低電平，從而使得第三晶體管T3導通，第一時鐘信號端CK1輸入的高電平信號傳輸至第五晶體管T5和第六晶體管T6的柵極，第五晶體管T5和第六晶體管T6截止。同時，由于第一輸出端N1處于懸浮狀態，其維持P3階段的低電平。同時，第一輸出端N1的低電平信號使得第八晶體管T8導通，從而將第二電平信號端VGH輸入的高電平信號提供至第二輸出端N2。這樣一來，第九晶體管T9截止而第十晶體管T10導通，使得移位寄存單元的輸出端OUT保持輸出低電平信號。此外，由于第一電容C1的耦合作用，且第一電容C1的一端連接的第二時鐘信號端CK2此刻輸入的為低電平，第一電容C1可以進一步拉低第一輸出端N1的電位，從而保證第十晶體管T10的導通，確保移位寄存單元的輸出端OUT保持輸出低電平信號。

從以上的分析可以看出，本實施例的移位寄存單元，利用了第一電容C1、第二電容C2耦合作用，確保了與各電容電連接的晶體管保持開啟或者關斷的狀態而不產生誤動作。從而保證了節點控制器210的第一輸出端N1、第二輸出端N2輸出正確的電平，進而保證了移位寄存單元輸出端OUT輸出信號的準確性。另一方面，正是由于第一電容C1、第二電容C2的耦合作用，當與之電連接的晶體管導通時，可以進一步拉低這些晶體管的柵極電位。這樣一來，即使這些晶體管發生閾值漂移，當閾值漂移處于一定范圍之內(例如，±1.5V)時，這些晶體管仍然能夠按照預先設定的邏輯順序導通或者截止，從而確保移位寄存單元移位寄存單元輸出端OUT輸出信號的準確性。另一方面，通過設置第三電容C3，可以保持第三晶體管T3的柵極電位，避免第三晶體管T3的柵極電位抖動導致第三晶體管T3誤導通或者誤關斷的現象發生。

此外，以上分析可以看出，在第一輸入信號端IN輸入的信號跳變為高電平之后，移位寄存單元的輸出端OUT輸出的信號的上升沿對應于第二時鐘信號端CK2輸入的第二時鐘信號的第一個下降沿，而移位寄存單元的輸出端OUT輸出的信號的下降沿對應于第一時鐘信號端CK1輸入的第一時鐘信號的第一個下降沿。因此，通過調整第一時鐘信號和第二時鐘信號的相位，可以改變輸出信號輸出高電平的時刻以及輸出信號的占空比。

參見圖4所示，為本申請的移位寄存單元的又一個實施例的示意性結構圖。

本實施例的移位寄存單元與圖2所示的移位寄存單元具有類似的結構圖，且各信號端輸入的信號也可以采用如圖3所示的時序進行驅動和控制。不同之處僅在于，本實施例中，第三晶體管為雙柵晶體管。也即是說，本實施例的移位寄存單元中，第三晶體管包括兩個具有公用柵極的晶體管T31、T32。

具體而言，參見圖3所示，本實施例中，晶體管T31和晶體管T32的柵極相互電連接并與第一晶體管T1的第二極電連接。晶體管T31的第二極與第五晶體管T5、第六晶體管T6的柵極電連接。晶體管T31的第一極與晶體管T32的第二極相互電連接，晶體管T32的第一極與第一時鐘信號端CK1電連接。

本實施例的移位寄存單元，由于第三晶體管采用了雙柵晶體管，可以避免第五晶體管T5的柵極與第一時鐘信號端CK1輸入的第一時鐘信號之間大跨壓情況下，第三晶體管被擊穿的現象發生，從而保證移位寄存單元的穩定工作。

此外，在一些可選的實現方式中，本申請以上各實施例的移位寄存單元中，第一晶體管T1～第十晶體管T10可以同為PMOS晶體管。或者，在另一些可選的實現方式中，本申請以上各實施例的移位寄存單元中，第一晶體管T1～第十晶體管T10可以同為NMOS晶體管。

這樣一來，由于第一晶體管T1～第十晶體管T10的溝道類型相同，可以降低本申請的移位寄存單元的制作工藝的難度，提升產品的良率。

在一些可選的實現方式中，本申請以上各實施例的移位寄存單元中，第一時鐘信號控制端CK1輸入的第一時鐘控制信號和第二時鐘信號控制端CK2輸入的第二時鐘控制信號可以互為反相信號。這樣一來，可以通過一個信號源來輸出其中一個信號(例如，第一時鐘信號)，再通過簡單的邏輯運算(例如，反相運算)即可得到另一個信號(例如，第二時鐘信號)。

在一些可選的實現方式中，為了使得第一電容C1的耦合作用更顯著，從而使得節點電位控制器第一輸出端的電位更加穩定、可控，第一電容C1的容值可以與第十晶體管的寬長比正相關。

在一些可選的實現方式中，本申請各實施例中，第一晶體管T1的寬長比w/l可以滿足：1.5μm≤w/l≤2μm。這樣一來，由于第一晶體管T1具有較小的寬長比，在其關斷時(例如，在圖3所示的P2階段和P4階段)，通過第一晶體管的漏電流相應地較小，避免了漏電流向第三電容C3充電而抬高第三晶體管T3柵極電位，從而避免了第三晶體管T3誤關斷的情況發生。

參見圖5所示，為本申請的移位寄存器的一個實施例的示意性結構圖。

本實施例的移位寄存器可包括N個級聯的移位寄存單元510，且任意第i+1級移位寄存單元的第一輸入信號端接收第i級移位寄存單元的輸出信號。在這里，i為整數，且滿足：1≤i≤N-1。

通過多個移位寄存單元510的級聯，本實施例的移位寄存器可以用于驅動有機發光顯示面板。例如，每一級移位寄存單元的輸出可用于驅動有機發光顯示面板的某一行的像素，從而控制該行像素發光。

需要說明的是，本實施例的移位寄存器所包含的移位寄存單元可以具有以上各實施例描述的移位寄存單元的結構。

參見圖6所示，為本申請的有機發光顯示面板的一個實施例的示意性結構圖。

有機發光顯示面板可包括像素陣列和多個像素驅動電路(圖中未示出)。

其中，像素陣列可包括m行n列的像素區域610。各像素驅動電路包括發光二極管和用于驅動發光二極管的驅動晶體管，各發光二極管位于各像素區域610內。

有機發光顯示面板還包括多條發光控制信號線。例如，圖6示意性地示出了有機發光顯示面板包括m條發光控制信號線E1～Em。

其中，各像素驅動電路與其中一條發光控制信號線電連接，并接收采用以上任意一實施例的移位寄存單元輸出的發光控制信號。

在這里，用于向各行像素區域的像素驅動電路提供發光控制信號的移位寄存單元可以采用級聯的方式相互電連接。

本領域技術人員能夠明白，本實施例的有機發光顯示面板除包括如上的部件之外，還可以包括其它公知的結構。例如，多條數據線D1～Dn，各條數據線可用于向其中一列的像素區域中的像素驅動電路提供數據信號，從而使得該列像素區域中的發光二極管發光。此外，本實施例的有機發光顯示面板還可以包括多條選通控制信號線S1～Sn以及生成各選通控制信號S1～Sn的生成電路620。各選通控制信號通過各條選通控制信號線施加到每一行像素區域中的像素驅動電路中，從而控制像素驅動電路執行相應的操作，例如，控制各條數據線D1～Dn上傳輸的數據信號的寫入。

在一些可選的實現方式中，用于驅動同一行像素區域的各像素驅動電路與同一條發光控制信號線電連接以接收同一級移位寄存單元輸出的發光控制信號。如圖6所示，用于驅動第一行像素區域的各像素驅動電路可以與發光控制信號線E1電連接，以此類推，用于驅動第m行像素區域的各像素驅動電路可以與發光控制信號線Em電連接。

或者，在另一些可選的實現方式中，同一條發光控制信號線還可以向多行像素區域中的各像素驅動電路提供發光控制信號。例如，第一條發光控制信號可以向第一行和第二行像素區域中的各像素驅動電路提供發光控制信號。如前所述，移位寄存單元的輸出端輸出的信號的上升沿和下降沿可分別與第一時鐘信號的下降沿和第二時鐘信號的下降沿相關。因此，通過調整第一時鐘信號的下降沿和第二時鐘信號的下降沿的位置，可以調整輸出信號(也即此處的發光控制信號)的脈寬和相位。通過調整發光控制信號的脈寬，便可以實現多行像素驅動電路共用同一條發光控制信號線輸出的發光控制信號。

參見圖7所示，為本申請的驅動方法的一個實施例的示意性流程圖。

本實施例的驅動方法可用于驅動以上各實施例中描述的移位寄存單元。

具體而言，本實施例的方法可以包括：

步驟710，在第一階段，向第一輸入信號端和第二時鐘信號控制端輸入第一電平信號，并向第一時鐘信號控制端輸入第二電平信號，以使第一輸出端和第二輸出端保持當前輸出電壓，輸出單元保持當前輸出電平。

步驟720，在第二階段，向第一時鐘信號控制端輸入第一電平信號并向第二時鐘信號控制端輸入第二電平信號，以使第一輸出端輸出第一電平信號并使第二輸出端輸出第二電平信號，輸出單元輸出第二電平信號端VGH提供的信號。

步驟730，在第三階段，向第一輸入信號端和第一時鐘信號控制端輸入第二電平信號并向第二時鐘信號控制端輸入第一電平信號，以使第一輸出端輸出第二電平信號并使第二輸出端輸出第一電平信號，輸出單元輸出第一電平信號端VGL提供的信號。

步驟740，在第四階段，向第一輸入信號端和第二時鐘信號控制端輸入第二電平信號并向第一時鐘信號控制端輸入第一電平信號，以使第一輸出端輸出第二電平信號并使第二輸出端輸出第一電平信號，輸出單元輸出第一電平信號端VGL提供的信號。

本實施例中，第一電平信號和第二電平信號可以分別為高電平信號和低電平信號其中之一。在這里高電平信號和低電平信號應理解為相對的，而非絕對的。例如，可以將向NNOS晶體管的柵極施加的、可以使NMOS晶體管導通的電平信號理解為高電平信號，而使NMOS晶體管截止的電平信號理解為低電平信號。

此外，本實施例的驅動方法的工作原理可以結合圖3以及相關文字描述來理解，在此不再贅述。

按照本申請的方案，由于移位寄存單元中各節點的電位穩定、可控，可避免移位寄存單元中的各控制信號電平跳變時，各節點電位不穩定導致移位寄存單元輸出邏輯混亂的問題。此外，本申請的移位寄存單元對晶體管閾值漂移具有魯棒性，當晶體管閾值存在漂移時仍能在一定閾值漂移范圍內正常工作，從而降低了移位寄存單元制作工藝的復雜程度。

本領域技術人員應當理解，本申請中所涉及的發明范圍，并不限于上述技術特征的特定組合而成的技術方案，同時也應涵蓋在不脫離發明構思的情況下，由上述技術特征或其等同特征進行任意組合而形成的其它技術方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術特征進行互相替換而形成的技術方案。