移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置與流程

本發明涉及顯示技術領域，特別涉及一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置。

背景技術：

顯示裝置在顯示圖像時，需要利用柵極驅動電路(英文：Gate Driver on Array；簡稱：GOA)對像素單元進行驅動，柵極驅動電路(也稱移位寄存器)包括多個級聯的移位寄存器單元，其中每個移位寄存器單元用于驅動一行像素單元，由多個移位寄存器單元實現對顯示裝置的像素單元的逐行掃描驅動，以顯示圖像。

相關技術中，柵極驅動電路能夠在一幀的時間內對顯示裝置中各行像素單元掃描一遍，其中，對每行像素單元的充電時間是由時鐘信號的頻率決定的。

由于移位寄存器單元中所連接的時鐘信號端輸出的時鐘信號的頻率和占空比是固定的，因此該柵極驅動電路對像素單元進行驅動時，對每行像素單元的充電時間也是固定的，驅動方式較為單一。

技術實現要素：

為了解決相關技術中柵極驅動電路驅動方式較為單一的問題，本發明提供了一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置。所述技術方案如下：

第一方面，提供了一種移位寄存器單元，所述移位寄存器單元包括：

時鐘控制模塊、輸出控制模塊和輸出模塊；

所述時鐘控制模塊分別與控制信號端、第一電源信號端、第一時鐘信號端、第二時鐘信號端、第三時鐘信號端、所述輸出控制模塊和所述輸出模塊連接，所述時鐘控制模塊用于在來自所述控制信號端的控制信號和來自所述第三時鐘信號端的第三時鐘信號的控制下，向所述輸出模塊輸出來自所述第一時鐘信號端的第一時鐘信號，并向所述輸出控制模塊輸出所述第一時鐘信號的反相信號，或者，向所述輸出模塊交替輸出所述第一時鐘信號和來自所述第二時鐘信號端的第二時鐘信號，并向所述輸出控制模塊交替輸出所述第一時鐘信號的反相信號和所述第二時鐘信號的反相信號，其中，所述第一時鐘信號、所述第二時鐘信號和所述第三時鐘信號的頻率相同，相位互不相同；

所述輸出控制模塊分別與所述時鐘控制模塊、輸入信號端、復位信號端、所述第二電源信號端、第三電源信號端、第四電源信號端、上拉節點和輸出端連接，用于控制所述上拉節點和所述輸出端的電位；

所述輸出模塊分別與所述時鐘控制模塊、所述上拉節點和所述輸出端連接，用于在所述上拉節點的控制下，向所述輸出端輸出來自所述時鐘控制模塊的信號。

第二方面，提供了一種移位寄存器單元的驅動方法，所述移位寄存器單元包括：時鐘控制模塊、輸出控制模塊和輸出模塊，所述方法包括：

第一驅動模式，控制信號端輸出的控制信號為第一電位，所述時鐘控制模塊向所述輸出模塊輸出來自第一時鐘信號端的第一時鐘信號，并向所述輸出控制模塊輸出所述第一時鐘信號的反相信號；

第二驅動模式，控制信號端輸出的控制信號為第二電位，第三時鐘信號端輸出第三時鐘信號，所述時鐘控制模塊向所述輸出模塊交替輸出所述第一時鐘信號和來自第二時鐘信號端的第二時鐘信號，并向所述輸出控制模塊交替輸出所述第一時鐘信號的反相信號和所述第二時鐘信號的反相信號；

其中，所述第一時鐘信號、所述第二時鐘信號和所述第三時鐘信號的頻率相同，相位互不相同。

第三方面，提供了一種柵極驅動電路，所述柵極驅動電路包括：

至少兩個級聯的如第一方面所述的移位寄存器單元。

第四方面，提供了一種顯示裝置，所述顯示裝置包括：如第三方面所述的柵極驅動電路。

本發明提供的技術方案帶來的有益效果是：

本發明提供了一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置，該移位寄存器單元中除了包括輸出控制模塊和輸出模塊，還包括時鐘控制模塊，通過該時鐘控制模塊，可以分別向輸出控制模塊和輸出模塊輸出不同頻率或者不同占空比的時鐘信號，從而使得該輸出模塊可以通過輸出端向像素單元輸出不同頻率或者不同占空比的驅動信號，進而可以調整對每行像素單元的充電時間，因此豐富了柵極驅動電路對顯示裝置的驅動方式，提高了驅動的靈活性。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明實施例提供的一種移位寄存器單元的結構示意圖；

圖2是本發明實施例提供的另一種移位寄存器單元的結構示意圖；

圖3是本發明實施例提供的又一種移位寄存器單元的結構示意圖；

圖4是本發明實施例提供的再一種移位寄存器單元的結構示意圖；

圖5是本發明實施例提供的一種移位寄存器單元的驅動方法的流程圖；

圖6是本發明實施例提供的一種移位寄存器單元中各信號的時序圖；

圖7是本發明實施例提供的另一種移位寄存器單元中各信號的時序圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。

本發明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件，根據在電路中的作用本發明的實施例所采用的晶體管主要為開關晶體管。由于這里采用的開關晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發明實施例中，將其中源極稱為第一極，漏極稱為第二極，柵極稱為第三極。按附圖中的形態規定晶體管的中間端為柵極、信號輸入端為源極、輸出端為漏極。此外，本發明實施例所采用的開關晶體管可以包括P型開關晶體管和N型開關晶體管兩種，其中，P型開關晶體管在柵極為低電平時導通，在柵極為高電平時截止，N型開關晶體管在柵極為高電平時導通，在柵極為低電平時截止。此外，本發明各個實施例中的多個信號都對應有第一電位和第二電位。第一電位和第二電位僅代表該信號的電位有2個狀態量，不代表全文中第一電位或第二電位具有特定的數值，即各個信號的第一電位(或第二電位)的電位值可以相同也可以不同。進一步的，本發明實施例中的第一時鐘信號、第二時鐘信號和第三時鐘信號的頻率相同，相位互不相同；優選的，該第一時鐘信號、第二時鐘信號和第三時鐘信號的占空比可以均為二分之一；且該第一時鐘信號與第二時鐘信號的相位差為180度，第一時鐘信號與第三時鐘信號的相位差為90度。

圖1是本發明實施例提供的一種移位寄存器單元的結構示意圖，如圖1所示，該移位寄存器單元包括：時鐘控制模塊10、輸出控制模塊20和輸出模塊30。

該時鐘控制模塊10分別與控制信號端EN、第一電源信號端VGH、第一時鐘信號端CK1、第二時鐘信號端CK2、第三時鐘信號端CK3、該輸出控制模塊20和該輸出模塊30連接，該時鐘控制模塊10用于在來自該控制信號端EN的控制信號和來自該第三時鐘信號端CK3的第三時鐘信號的控制下，向該輸出模塊30輸出來自該第一時鐘信號端CK1的第一時鐘信號，并向該輸出控制模塊20輸出該第一時鐘信號的反相信號，或者，向該輸出模塊30交替輸出該第一時鐘信號和來自該第二時鐘信號端CK2的第二時鐘信號，并向該輸出控制模塊20交替輸出該第一時鐘信號的反相信號和該第二時鐘信號的反相信號，其中，該第一時鐘信號、該第二時鐘信號和該第三時鐘信號的頻率相同，相位互不相同。

該輸出控制模塊20分別與該時鐘控制模塊10、輸入信號端STV、復位信號端RST、第二電源信號端VGL、第三電源信號端CN、第四電源信號端CNB、上拉節點PU和輸出端OUT連接，用于控制該上拉節點PU和該輸出端OUT的電位；該輸出模塊30分別與該時鐘控制模塊10、該上拉節點PU和該輸出端OUT連接，用于在該上拉節點PU的控制下，向該輸出端OUT輸出來自該時鐘控制模塊10的信號。

綜上所述，本發明實施例提供了一種移位寄存器單元，該移位寄存器單元中除了包括輸出控制模塊和輸出模塊，還包括時鐘控制模塊，通過該時鐘控制模塊，可以向輸出模塊輸出第一時鐘信號，或者向輸出模塊交替輸出第一時鐘信號和第二時鐘信號，從而使得該輸出模塊可以在該時鐘控制模塊輸出的信號的控制下，向像素單元輸出不同頻率或者不同占空比的驅動信號，進而可以調整對每行像素單元的充電時間，因此豐富了柵極驅動電路對顯示裝置的驅動方式，提高了驅動的靈活性。

圖2是本發明實施例提供的另一種移位寄存器單元的結構示意圖，參考圖2，該時鐘控制模塊10可以包括：第一控制子模塊101、第二控制子模塊102和反相子模塊103。

該第一控制子模塊101分別與該控制信號端EN、該第一電源信號端VGH、該第三時鐘信號端CK3和該第二控制子模塊102連接，用于在該控制信號的控制下，向該第二控制子模塊102輸出來自該第一電源信號端VGH的第一電源信號，或者來自該第三時鐘信號端CK3的第三時鐘信號；

該第二控制子模塊102分別與該第一控制子模塊101、該第一時鐘信號端CK1、該第二時鐘信號端CK2、該反相子模塊103和該輸出模塊30連接，用于在該第一電源信號的控制下，分別向該反相子模塊103和該輸出模塊30輸出該第一時鐘信號；或者，用于在該第三時鐘信號的控制下，向該反相子模塊103交替輸出該第一時鐘信號和該第二時鐘信號，并向該輸出模塊30交替輸出該第一時鐘信號和該第二時鐘信號。

該反相子模塊103分別與該第二控制子模塊102和該輸出控制模塊20連接，用于對該第二控制子模塊102輸出的信號進行反相后，輸出至該輸出控制模塊20。

圖3是本發明實施例提供的又一種移位寄存器單元的結構示意圖，參考圖3，該第一控制子模塊101可以包括：第一晶體管M1和第二晶體管M2，該第一晶體管M1和該第二晶體管M2的極性相反，例如，該第一晶體管M1可以為P型晶體管，該第二晶體管M2可以為N型晶體管。

該第一晶體管M1的柵極與該控制信號端EN連接，該第一晶體管M1的第一極與該第一電源信號端VGH連接，該第一晶體管M1的第二極與該第二控制子模塊102連接。

該第二晶體管M2的柵極與該控制信號端EN連接，該第二晶體管M2的第一極與該第三時鐘信號端CK3連接，該第二晶體管M2的第二極與該第二控制子模塊102連接。

參考圖3，該反相子模塊103包括：第一反相器F1，該第一反相器F1的輸入端與該第二控制子模塊102連接，該第一反相器F1的信號輸出端與該輸出控制模塊20連接。

在本發明一種可選的實施例中，如圖3所示，該第二控制子模塊102可以包括：第三晶體管M3和第四晶體管M4，該第三晶體管M3和該第四晶體管M4的極性相反，例如，該第三晶體管M3可以為N型晶體管，該第四晶體管M4可以為P型晶體管。

該第三晶體管M3的柵極與該第一控制子模塊101連接，如圖3所示，第三晶體管M3的柵極分別與該第一晶體管M1的第二極以及該第二晶體管M2的第二極連接，該第三晶體管M3的第一極與該第一時鐘信號端CK1連接，該第三晶體管M3的第二極分別與該反相子模塊103和該輸出模塊30連接。

該第四晶體管M4的柵極與該第一控制子模塊101連接，如圖3所示，第四晶體管M4的柵極分別與該第一晶體管M1的第二極以及該第二晶體管M2的第二極連接，該第四晶體管M4的第一極與該第二時鐘信號端CK2連接，該第四晶體管M4的第二極分別與該反相子模塊103和該輸出模塊30連接。

在本發明另一種可選的實施例中，如圖4所示，該第二控制子模塊102還可以包括：第二反相器F2、第一傳輸門TG1、第三反相器F3和第二傳輸門TG2。

該第二反相器F2的輸入端與該第一控制子模塊101連接，該第二反相器F2的信號輸出端與該第一傳輸門TG1的第一控制端連接；該第一傳輸門TG1的第二控制端與該第一控制子模塊101連接，該第一傳輸門TG1的輸入端與該第一時鐘信號端CK1連接，該第一傳輸門TG1的信號輸出端分別與該反相子模塊103和該輸出模塊30連接。

該第三反相器F3的輸入端與該第一控制子模塊101連接，該第三反相器F3的信號輸出端與該第二傳輸門TG2的第二控制端連接；該第二傳輸門TG2的第一控制端與該第一控制子模塊101連接，該第二傳輸門TG2的輸入端與該第二時鐘信號端CK2連接，該第二傳輸門TG2的信號輸出端分別與該反相子模塊103和該輸出模塊30連接。

在本發明實施例一種優選的實現方式中，該第一時鐘信號、第二時鐘信號和第三時鐘信號的占空比可以均為二分之一，且第一時鐘信號與第二時鐘信號的相位差可以為180度，第一時鐘信號與第三時鐘信號的相位差可以為90度。

作為一種可選的實現方式，參考圖3和圖4，該移位寄存器單元中的輸出控制模塊20可以包括：第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10和第十一晶體管M11；該輸出模塊30可以包括：第十二晶體管M12和電容器C。

其中，該第五晶體管M5的柵極與該輸入信號端STV連接，該第五晶體管M5的第一極與該第三電源信號端CN連接，該第五晶體管M5的第二極與該上拉節點PU連接。

該第六晶體管M6的柵極與該復位信號端RST連接，該第六晶體管M6的第一極與該第四電源信號端CNB連接，該第六晶體管M6的第二極與該上拉節點PU連接。

該第七晶體管M7的柵極與該上拉節點PU連接，該第七晶體管M7的第一極與該第二電源信號端VGL連接，該第七晶體管M7的第二極與下拉節點PD連接。

該第八晶體管M8的柵極與該輸出端OUT連接，該第八晶體管M8的第一極與該第二電源信號端VGL連接，該第八晶體管M8的第二極與該下拉節點PD連接。

該第九晶體管M9的柵極和第一極與該時鐘控制模塊10連接，該第九晶體管M9的第二極與該下拉節點PD連接。

該第十晶體管M10的柵極與該下拉節點PD連接，該第十晶體管M10的第一極與該第二電源信號端VGL連接，該第十晶體管M10的第二極與該上拉節點PU連接。

該第十一晶體管M11的柵極與該下拉節點PD連接，該第十一晶體管M11的第一極與該第二電源信號端VGL連接，該第十一晶體管M11的第二極與該輸出端OUT連接。

該第十二晶體管M12的柵極與該上拉節點PU連接，該第十二晶體管M12的第一極與該時鐘控制模塊10連接，該第十二晶體管M12的第二極與該輸出端OUT連接；該電容器C的一端與該上拉節點PU連接，另一端與該輸出端OUT連接。

綜上所述，本發明實施例提供了一種移位寄存器單元，該移位寄存器單元中除了包括輸出控制模塊和輸出模塊，還包括時鐘控制模塊，通過該時鐘控制模塊，可以向輸出模塊輸出第一時鐘信號，或者向輸出模塊交替輸出第一時鐘信號和第二時鐘信號，從而使得該輸出模塊可以在該時鐘控制模塊輸出的信號的控制下，向像素單元輸出不同頻率或者不同占空比的驅動信號，進而可以調整移位寄存器單元對每行像素單元的充電時間，當輸出模塊輸出的驅動信號的頻率較高時，對每行像素單元的充電時間較短，此時顯示裝置的顯示分辨率較高，可以實現顯示裝置的高清顯示；當輸出模塊輸出的驅動信號的頻率較低時，對每行像素單元的充電時間較長，此時顯示裝置的分辨率較低，可以實現顯示裝置的低功耗顯示，因此豐富了柵極驅動電路對顯示裝置的驅動方式，提高了驅動的靈活性。

需要說明的是，在本發明各實施例中，均是以第一晶體管M1和第四晶體管M4為P型晶體管，第二晶體管M2、第三晶體管M3、以及第五至第十二晶體管為N型晶體管，且第二電位相對于第一電位為高電位為例進行的說明。

當然，該第五至第十二晶體管也可以為P型晶體管，該第一晶體管M1和第四晶體管M4也可以為N型晶體管，相應的第二晶體管M2和第三晶體管M3為P型晶體管，此時該第二電位相對于該第一電位可以為低電位，且該各個信號端的電位變化可以與下述附圖6所示的電位變化相反(即二者的相位差為180度)。

圖5是本發明實施例提供的一種移位寄存器單元的驅動方法的流程圖，該方法可以應用于圖1至圖4任一所示的移位寄存器單元中，如圖1所示，該移位寄存器單元可以包括：時鐘控制模塊10、輸出控制模塊20和輸出模塊30，參考圖5，該方法可以包括：

步驟201、第一驅動模式，控制信號端EN輸出的控制信號為第一電位，該時鐘控制模塊10向該輸出模塊30輸出來自第一時鐘信號端CK1的第一時鐘信號，并向該輸出控制模塊20輸出該第一時鐘信號的反相信號。

步驟202、第二驅動模式，控制信號端EN輸出的控制信號為第二電位，第三時鐘信號端CK3輸出第三時鐘信號，該時鐘控制模塊10向該輸出模塊30交替輸出該第一時鐘信號和來自第二時鐘信號端CK2的第二時鐘信號，并向該輸出控制模塊20交替輸出該第一時鐘信號的反相信號和該第二時鐘信號的反相信號。

其中，該第一時鐘信號、該第二時鐘信號和該第三時鐘信號的頻率相同，相位互不相同。此外，該第二電位相對于該第一電位可以為高電位。

綜上所述，本發明實施例提供了一種移位寄存器單元的驅動方法，該驅動方法包括兩種驅動模式，不同的驅動模式下時鐘控制模塊向輸出模塊輸出的信號的頻率不同，從而使得該輸出模塊可以向像素單元輸出不同頻率或者不同占空比的驅動信號，進而可以調整移位寄存器單元對每行像素單元的充電時間，因此豐富了柵極驅動電路對顯示裝置的驅動方式，提高了驅動的靈活性。

可選的，參考圖2，該時鐘控制模塊10可以包括：第一控制子模塊101、第二控制子模塊102和反相子模塊103。圖6是本發明實施例提供的一種驅動方法的時序圖，圖6中信號CK_N為第二控制塊102向該輸出模塊30輸出的信號，信號CKB_N為該反相子模塊103向該輸出控制模塊20輸出的信號。

如圖6所示，在該第一驅動模式T1中，該控制信號端EN輸出的控制信號為第一電位，該第一控制子模塊101向該第二控制子模塊102輸出來自第一電源信號端VGH的第一電源信號，該第一電源信號為第二電位，該第二電位相對于該第一電位可以為高電位。該第二控制子模塊102在該第一電源信號的控制下，分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號，該反相子模塊103對該第一時鐘信號進行反相后，輸出至該輸出控制模塊20。示例的，從圖6中可以看出，在該第一驅動模式T1中，第二控制子模塊102向輸出模塊30輸出的信號CK_N即為該第一時鐘信號端CK1輸出的第一時鐘信號，反相子模塊103向輸出控制模塊20輸出的信號CKB_N與信號CK_N的相位相反。

該第二驅動模式T2中，該控制信號端EN輸出的控制信號為第二電位，該第一控制子模塊101向該第二控制子模塊102輸出來自第三時鐘信號端CK3的第三時鐘信號，當該第三時鐘信號處于第二電位時，該第二控制子模塊102分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號；當該第三時鐘信號處于第一電位時，該第二控制子模塊102分別向該輸出模塊30和該反相子模塊103輸出該第二時鐘信號。該反相子模塊103對該第二控制子模塊102輸出的信號進行反相后，輸出至該輸出控制模塊20。示例的，從圖6中可以看出，在該第二驅動模式T2中，當該第三時鐘信號端CK3輸出的第三時鐘信號為第二電位時，該第二控制子模塊向輸出模塊輸出的信號CK_N為該第一時鐘信號，當該第三時鐘信號為第一電位時，該第二控制子模塊向輸出模塊輸出的信號CK_N為第二時鐘信號，反相子模塊向輸出控制模塊輸出的信號CKB_N與信號CK_N的相位相反。

在本發明一種可選的實施例中，參考圖3，該第一控制子模塊101包括：第一晶體管M1和第二晶體管M2，該第一晶體管M1和該第二晶體管M2的極性相反；該第二控制子模塊102包括：第三晶體管M3和第四晶體管M4，該第三晶體管M3和該第四晶體管M4的極性相反。示例的，如圖3所示，該第一晶體管M1和第四晶體管M4為P型晶體管，該第二晶體管M2和第三晶體管M3為N型晶體管。

該第一驅動模式T1中，該控制信號為第一電位，該第一晶體管M1開啟，該第二晶體管M2關斷，此時該第一電源信號端VGH向該第二控制子模塊102輸出該第一電源信號，由于該第一電源信號處于第二電位，此時該第三晶體管M3開啟，該第四晶體管M4關斷，該第一時鐘信號端CK1分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號，該反相子模塊103對該第一時鐘信號進行反相后輸出至該輸出控制模塊20。參考圖6，在第一驅動模式T1中，該第二控制子模塊輸出的信號CK_N的波形與該第一時鐘信號(即第一時鐘信號端CK1輸出的信號)的波形相同，該反相子模塊輸出的信號CKB_N與該第一時鐘信號的相位相反。

在該第二驅動模式T2中，該控制信號為第二電位，該第一晶體管M1關斷，該第二晶體管M2開啟，該第三時鐘信號端CK3向該第二控制子模塊102輸出該第三時鐘信號，當該第三時鐘信號處于第二電位時，該第三晶體管M3開啟，該第四晶體管M4關斷，該第一時鐘信號端CK1分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號，例如圖6中，第二驅動模式T2中的t1和t3階段，該第三時鐘信號端CK3輸出的第三時鐘信號處于第二電位，此時該第二控制子模塊輸出的信號CK_N的波形與該第一時鐘信號的波形相同；當該第三時鐘信號處于第一電位時，該第三晶體管M3關斷，該第四晶體管M4開啟，該第二時鐘信號端CK2分別向該輸出模塊30和該反相子模塊103輸出該第二時鐘信號。例如圖6中，在第二驅動模式T2中的t2階段，該第三時鐘信號處于第一電位，此時第二控制子模塊輸出的信號CK_N的波形與該第二時鐘信號的波形相同。并且，在該第二驅動模式T2中，該反相子模塊輸出的信號CKB_N與信號CK_N的相位相反。

在本發明另一種可選的實施例中，參考圖4，該第一控制子模塊101包括：第一晶體管M1和第二晶體管M2，該第一晶體管M1和該第二晶體管M2的極性相反；該第二控制子模塊102包括：第二反相器F2、第一傳輸門TG1、第三反相器F3和第二傳輸門TG2。

該第一驅動模式T1中，該控制信號為第一電位，該第一晶體管M1開啟，該第二晶體管M2關斷，此時該第一電源信號端VGH向該第二控制子模塊102輸出該第一電源信號，由于該第一電源信號處于第二電位，該第二反相器F2對該第一電源信號進行反相后，輸出至該第一傳輸門TG1的第一控制端，此時該第一傳輸門TG1開啟，該第一時鐘信號端CK1分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號，該反相子模塊103對該第一時鐘信號進行反相后輸出至該輸出控制模塊20。參考圖6，在第一驅動模式T1中，該第二控制子模塊輸出的信號CK_N的波形與該第一時鐘信號的波形相同，該反相子模塊輸出的信號CKB_N與該第一時鐘信號的相位相反。

該第二驅動模式T2中，該控制信號為第二電位，該第一晶體管M1關斷，該第二晶體管M2開啟，該第三時鐘信號端CK3向該第二控制子模塊102輸出該第三時鐘信號，當該第三時鐘信號處于第二電位時，該第二反相器F2對該第三時鐘信號進行反相后，輸出至該第一傳輸門TG1的第一控制端，該第三反相器F3對該第三時鐘信號進行反相后，輸出至該第二傳輸門TG2的第二控制端，該第一傳輸門TG1開啟，該第二傳輸門TG2關閉，該第一時鐘信號端CK1分別向該輸出模塊30和該反相子模塊103輸出該第一時鐘信號，例如圖6中，在第二驅動模式T2中的t1和t3階段，該第二控制子模塊輸出的信號CK_N的波形與該第一時鐘信號的波形相同；當該第三時鐘信號處于第一電位時，該第一傳輸門TG1關閉，該第二傳輸門TG2開啟，該第二時鐘信號端CK2分別向該輸出模塊30和該反相子模塊103輸出該第二時鐘信號。例如圖6中，在第二驅動模式T2中的t2階段，第二控制子模塊輸出的信號CK_N的波形與該第二時鐘信號的波形相同。

綜上可知，在本發明實施例中，可以通過調整該控制信號端EN輸出的控制信號的電位，實現對第二控制子模塊向輸出模塊輸出的信號CK_N的頻率的調整。參考圖6，當控制信號為第一電位時，該移位寄存器單元處于第一驅動模式T1，在該第一驅動模式下，信號CK_N的頻率與該第一時鐘信號的頻率相等，從圖6中可以看出，第一驅動模式中信號CK_N的頻率為第二驅動模式中的一半，此時移位寄存器單元對每行像素單元的充電時間較長，該柵極驅動電路對顯示裝置中各行像素單元掃描一遍所需的時間為第二驅動模式的兩倍，此時顯示裝置的顯示分辨率較低，可以實現顯示裝置的低功耗顯示；當控制信號端EN輸出的控制信號為第二電位時，該移位寄存器單元處于第二驅動模式T2中，信號CK_N的頻率為第一驅動模式T1中的兩倍，由于移位寄存器單元對像素單元進行驅動時輸出的驅動信號即為該信號CK_N，因此，在該第二驅動模式T2中，移位寄存器單元對每行像素單元的充電時間較短，此時該柵極驅動電路對顯示裝置中各行像素單元掃描一遍所需的時間為第一驅動模式的一半，也即是，在柵極驅動電路以第一驅動模式掃描一遍顯示裝置中各像素單元所需的時間內，柵極驅動電路在第二驅動模式下能夠對顯示裝置中各行像素單元掃描兩遍，因此可以實現顯示裝置的高清顯示。

在本發明實施例一種優選的實現方式中，參考圖6，該第一時鐘信號、該第二時鐘信號和該第三時鐘信號的占空比可以均為二分之一，且該第一時鐘信號與該第二時鐘信號的相位差為180度，即該第一時鐘信號與該第二時鐘信號等幅反相，該第一時鐘信號與該第三時鐘信號的相位差為90度。

需要說明的是，該第一至第三時鐘信號的占空比，以及各個時鐘信號之間的相位差還可以根據實際情況進行調整，本發明實施例對此不做限定。示例的，該第一至第三時鐘信號、信號CK_N以及信號CKB_N的時序圖還可以如圖7所示(圖7中僅繪制了第二驅動模式T2中各信號的時序)，其中，該第一時鐘信號端CK1輸出的第一時鐘信號的占空比可以為四分之一，該第二時鐘信號端CK2輸出的第二時鐘信號的占空比也為四分之一，該第三時鐘信號端CK3輸出的第三時鐘信號的占空比為二分之一。對于圖7所示的各個時鐘信號的頻率和占空比，在第一驅動模式和第二驅動模式下，信號CK_N的頻率未發生改變，但該信號CK_N的占空比在第一驅動模式下為四分之一，在第二驅動模式下為二分之一。在頻率相等的情況下，信號CK_N的占空比越高，對每行像素單元的充電時間越長，因此也可以通過改變該移位寄存器單元的驅動信號的占空比來實現對每行像素單元的充電時間的調整。

進一步的，以圖3和圖4所示的移位寄存器單元以及圖6所示的時序為例，對該移位寄存器單元在任一驅動模式下的工作原理進行介紹。該移位寄存器單元在任一驅動模式下的具體驅動過程可以包括輸入階段、輸出階段和復位階段。

在輸入階段中，輸入信號端STV輸出的輸入信號為第二電位，第五晶體管M5開啟，第三電源信號端CN向上拉節點PU輸出第三電源信號，參考圖6，該第三電源信號為第二電位，使該上拉節點PU的電位被拉高，此時第七晶體管M7和第十二晶體管M12開啟，第二電源信號端VGL向下拉節點PD輸出第二電源信號，第十晶體管M10關斷。此時輸出模塊向輸出端OUT輸出來自時鐘控制模塊的信號CK_N，該信號CK_N在該輸入階段可以為第一電位。

在輸出階段中，該上拉節點保持第二電位，當時鐘控制模塊向所述輸出模塊輸出的信號CK_N跳變至第二電位時，上拉節點PU由于自舉效應，其電位被進一步拉高，此時第十二晶體管M12完全開啟，輸出模塊向輸出端OUT輸出來自該時鐘控制模塊的信號CK_N，從而實現對一行像素單元的開啟(即對該行像素單元進行驅動)，使得顯示裝置中的源極驅動電路能夠通過數據線對該行像素單元進行充電，該充電時間即為信號CK_N處于第二電位的時長。參考圖6可知，信號CK_N在第一驅動模式T1中每個周期處于第二電位的時長較長，在第二驅動模式中每個周期處于第二電位的時長較短，因此移位寄存器單元在不同的驅動模式下，對每行像素單元的充電時間不同，由此可以實現顯示裝置的高清顯示或者低功耗顯示。

在復位階段中，復位信號端RST輸出的復位信號為第二電位，使得第六晶體管M6開啟，第四電源信號端CNB向上拉節點PU輸出第四電源信號，由于該第四電源信號為第一電位，從而將該上拉節點PU的電位下拉為第一電位，并且當時鐘控制模塊向輸出模塊輸出的信號CK_N再次跳變至第一電位，且該時鐘控制模塊向輸出控制模塊輸出的信號CKB_N處于第二電位時，第九晶體管M9開啟，下拉節點PD的電位被拉高，第十晶體管M10和第十一晶體管M11開啟，第二電源信號端VGL向上拉節點PU和輸出端OUT分別輸出第二電源信號，該第二電源信號為第一電位。此時該移位寄存器單元處于關閉狀態，以避免移位寄存器單元的非正常輸出對其他行的移位寄存器單元造成影響。

此外，由于本發明實施例提供的移位寄存器單元中同時采用了N型晶體管和P型晶體管，因此該移位寄存器單元優選的可以應用于低溫多晶硅(英文：Low Temperature Poly-silicon；簡稱：LTPS)顯示裝置中，LTPS顯示裝置信號傳輸性能好，有濾波能力，信號穩定性好。

綜上所述，本發明實施例提供了一種移位寄存器單元的驅動方法，該驅動方法包括兩種驅動模式，在不同的驅動模式下，移位寄存器單元能夠向像素單元輸出不同頻率或者不同占空比的驅動信號，進而可以調整移位寄存器單元對每行像素單元的充電時間，其中在第一驅動模式下，移位寄存器單元輸出的驅動信號的頻率較低時，對每行像素單元的充電時間較長，此時顯示裝置的分辨率較低，可以實現顯示裝置的低功耗顯示，在第二驅動模式下，移位寄存器單元輸出的驅動信號的頻率較高時，對每行像素單元的充電時間較短，此時顯示裝置的顯示分辨率較高，可以實現顯示裝置的高清顯示，因此豐富了柵極驅動電路對顯示裝置的驅動方式，提高了驅動的靈活性。

本發明實施例提供了一種柵極驅動電路，該柵極驅動電路可以包括至少兩個級聯的移位寄存器單元，其中每個移位寄存器單元可以為如圖1至圖4任一所示的移位寄存器單元。

本發明實施例提供一種顯示裝置，該顯示裝置可以包括柵極驅動電路，該柵極驅動電路可以包括至少兩個級聯的如圖1至圖4任一所示的移位寄存器單元。該顯示裝置可以為：液晶面板、電子紙、OLED面板、AMOLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。

以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。