關電源芯片電源輸入端，所述第2 二極管負極分別連接第3 二極管負極和開關電源芯片輸出端，所述第3 二極管正極連接第2 二極管正極，所述第3 二極管正極還連接第38電容第一端，所述第38電容第二端分別連接第3電感第一端和第34電容第一端，所述第3電感第二端連接第3 二極管負極，所述第34電容第二端分別接地和連接第38電容第一端，所述第34電容第一端還連接第I電感第一端，所述第I電感第一端還連接開關電源芯片反饋信號端，所述第I電感第二端分別連接第39電容第一端和第35電容第一端，所述第39電容第二端連接第34電容第二端，所述第35電容第二端連接第39電容第二端，所述第35電容第一端還連接第2電感第一端，所述第2電感第二端連接FPGA穩壓電路輸入端，所述第2電感第二端還連接第36電容第一端，所述第36電容第二端連接第35電容第二端。
[0034]如圖3所示，所述的用于FPGA的科氏超濾流量計電路，優選的，所述FPGA穩壓電路包括:
[0035]FPGA開關電源電路輸出端分別連接第4電阻第一端和第11電容第一端，所述第4電阻第二端連接發光二極管正極，所述發光二極管負極接地，所述第11電容第二端接地，所述第11電容第一端還連接第5穩壓器輸入端，所述第5穩壓器輸出端連接第14電容第一端，所述第14電容第一端還分別連接第12電容第一端和3.3V電壓輸出端，所述第14電容第二端接地，所述第12電容第二端連接第14電容第二端，所述第11電容第一端還連接第19電容第一端，所述第19電容第二端接地，所述第19電容第一端還連接第6穩壓器輸入端，所述第6穩壓器輸出端連接第21電容第一端，所述第21電容第一端還分別連接第20電容第一端和2.5V電壓輸出端，所述第20電容第二端連接第21電容第二端，所述第21電容第二端接地，所述第11電容第一端還分別連接第29電容第一端和第26電容第一端，所述第29電容第二端連接第26電容第二端，所述第26電容第二端接地，所述第26電容第一端連接第8穩壓器輸入端，所述第8穩壓器輸出端連接地28電容第一端，所述第28電容第一端還分別連接第27電容第一端和1.2V電壓輸出端，所述第27電容第二端連接第28電容第二端，所述第28電容第二端接地，所述第5穩壓器、第6穩壓器和第8穩壓器的調整輸出端相連并接地。
[0036]如圖4所示，所述的用于FPGA的科氏超濾流量計電路，優選的，所述電源電路包括流量探測電源電路；
[0037]所述流量探測電源電路包括:電源端正極分別連接第3電容第一端和第116電容第一端，所述第3電容第二端和第116電容第二端相連并接地，所述電源端正極還連接第3穩壓器輸入端，所述第3穩壓器輸出端連接第4電容第一端，所述第4電容第二端接地，所述第4電容第一端連接超濾流量探測電路12V正極輸入端，所述第4電容第一端還連接第5電容第一端，所述第5電容第二端接地，所述第4電容第一端還連接第4穩壓器輸入端，所述第4穩壓器輸入端還連接第8電容第一端，所述第8電容第二端連接第16電容第一端，所述第16電容第二端連接第7穩壓器輸入端，所述第16電容第二端還分別連接超濾流量探測電路12V負極輸入端和第24電容第一端，所述第24電容第二端接地，所述第24電容第一端連接第10穩壓器輸出端，所述第24電容第一端還連接第25電容第一端，所述第25電容第二端接地，所述第10穩壓器輸入端分別連接第23電容第一端和電源端負極，所述第23電容第二端接地，所述第4穩壓器輸出端連接第9電容第一端，所述第9電容第二端連接第17電容第一端，所述第17電容第二端連接第7穩壓器輸出端，所述第9電容第一端還分別連接超濾流量探測電路5V正極輸入端和第6電容第一端，所述第6電容第二端連接第9電容第二端，所述第17電容第二端還分別連接超濾流量探測電路5V負極輸入端和第13電容第一端，所述第13電容第二端接地。
[0038]上述技術方案的有益效果為:所述的全部電源電路布局合理，運行穩定，根據不同電路需求輸出相應的供電電源。
[0039]如圖5所示，所述的用于FPGA的科氏超濾流量計電路，優選的，所述驅動電路包括:
[0040]第30電阻第一端連接超濾流量探測電路電流驅動輸入端，所述第30電阻第二端連接第5 二極管正極，所述第5 二極管負極分別連接第130電容第一端和第31電阻第一端，所述第130電容第二端接地，所述第31電阻第二端分別連接第68電容第一端和第32電阻第一端，所述第68電容第二端接地，所述第32電阻接地，所述第32電阻第一端還連接第17B運算放大器正極輸入端，所述第17B運算放大器負極輸入端連接第34電阻第一端，所述第34電阻第二端接地，所述第17B運算放大器輸出端分別連接第I電阻第一端和第2場效應管柵極，所述第34電阻第一端還連接第2場效應管漏極，所述第2場效應管源極連接光耦第二端，所述光耦第一端分別連接第69電容第一端和第16電感第一端，所述第69電容第二端接地，所述第16電感第二端分別連接第75電容第一端和第74電容第一端，所述第75電容第二端分別連接第77電容第一端和接地，所述第74電容第二端分別連接第76電容第一端和第77電容第一端，所述第76電容第二端連接第77電容第二端，所述光耦第四端連接第33電阻第一端，所述第33電阻第二端分別連接第35電阻第一端和第71電容第一端，所述第35電阻第二端分別連接光耦第六端和第71電容第二端，所述第71電容第一端還連接第Al電阻第一端，所述第Al電阻第二端分別連接第Al 二極管負極和第A2 二極管正極，所述第Al 二極管正極和第A2 二極管負極連接并連接第71電容第二端，所述第Al電阻第一端還分別連接第37電阻第一端和第17A運算放大器負極輸入端，所述第17A運算放大器正極輸入端接地，所述第37電阻第二端連接第I可變電阻調節端，所述第I可變電阻第一端連接驅動電路驅動端，所述第I可變電阻第二端接地，所述第17A運算放大器輸出端分別連接第36電阻第一端和第78電容第一端，所述第36電阻第二端和第78電容第二端連接，所述第36電阻第二端還連接第3晶體管基極，所述第3晶體管集電極連接電源電路輸出端，所述第3晶體管發射機分別連接第4晶體管發射機和驅動電路第四端，所述第4晶體管集電極連接電源電路輸出端，所述第4晶體管基極連接第78電容第二端。
[0041]上述技術方案的有益效果為:所述驅動電路驅動線圈振動，保證輸出相同頻率，從而使科氏流量計穩定工作。
[0042]如圖7所示，所述的用于FPGA的科氏超濾流量計電路，優選的，所述超濾流量探測電路包括:
[0043]驅動電路輸出端連接第9電阻第一端，所述第9電阻第二端連接第49電容第一端，所述第49電容第二端連接第9電阻第一端，所述第49電容第一端還分別連接第14電阻第一端和第IA運算放大器負極輸入端，所述第14電阻第二端連接驅動芯片第一端，所述第IA運算放大器正極輸入端分別連接第129電容第一端和第51電阻第一端，所述第129電容第二端和第51電阻第二端連接并接地，所述第51電阻第一端還連接第50電阻第一端，所述第50電阻第二端連接驅動芯片第二端，所述第IA運算放大器第四端連接第18電阻第一端，所述第18電阻第二端連接12V電源電路負極，所述第18電阻第一端還分別連接第55電容第一端和第56電容第一端，所述第55電容第二端和第56電容第二端連接并接地，所述第49電容第二端還分別連接第IA運算放大器輸出端和第17電阻第一端，所述第17電阻第二端分別連接第IB運算放大器負極輸出端和第11電阻第一端，所述第11電阻第一端還連接第47電容第一端，所述第IB運算放大器正極輸入端接地，所述第47電容第二端分別連接第29電阻第一端和第11電阻第二端，所述第11電阻第二端還連接第IB運算放大器輸出端，所述第IB運算放大器第八端分別連接第16電阻第一端，所述第16電阻第二端連接12V電源電路正極，所述第16電阻第一端還分別連接第54電容第一端和第55電容第一端，所述第54電容第二端和第55電容第二端連接并接地，所述第54電容第二端還連接第8 二極管正極，所述第8 二極管負極分別連接第29電阻第二端和第12電阻第一端，所述第12電阻第二端連接第14比較器輸入負極端，所述第15電阻第一端連接第14比較器輸入正極端，所述第15電阻第二端連接參考電壓電路，所述第15電阻第一端還連接第I電容第一端，所述第I電容第二端連接第46電容第一端，所述第46電容第二端分別連接第18電感第一端和第14比較器電源正極端，所述第I電容第二端還連接第48電容第一端，所述第48電容第一端接地，所述第48電容第二端連接第18電感第一端，所述第18電感第二端連接5V電源電路正極，所述第14比較器電源負極端分別連接第50電容第一端和第52電容第一端，所述第50電容第二端和第52電容第二端連接并接地，所述第52電容第一端連接第19電感第一端，所述