技術編號：9602631
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。集成電路可以包括使用柵極替代工藝形成的金屬氧化物半導體(MOS)晶體管。可以期望MOS晶體管的一部分中增加閾值均勻性而不增加晶體管占據的面積。發明內容在所描述的例子中，集成電路包括襯底。第一 MOS晶體管包括布置在第一介電層上的第一替代柵極以及第一溝道。第一溝道沿水平表面和豎直表面兩者鄰近第一介電層延伸。第二 MOS晶體管包括布置在第二介電層上的第二替代柵極以及第二溝道。第二溝道沿水平表面而不是豎直表面鄰近第二介電層延伸。第一介電層和第二介電層具有大體上相...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。