技術編號：9525510
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。如圖1所示，在現有溝槽型VDM0S (垂直雙擴散金屬氧化物半導體晶體管)的結構中，柵漏之間的電容，主要是因為溝槽底部的柵極多晶硅/柵氧化層/外延層之間的寄生電容造成的，這個電容會影響VDM0S的動態特性，為了降低這個電容值，目前主要有一種方法是增加柵氧化層的厚度，但這會影響到VDM0S的其他參數，比如閾值電壓。常規的溝槽型VDM0S的制造工藝流程如下步驟1，在N型外延層和N型襯底的基礎上先生長出溝槽，如圖2所示；步驟2，在溝槽中生長柵氧化層以及多晶硅，如圖...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。