技術編號：7545371
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。，包括電路加固設計和版圖加固設計，其中電路加固設計，基于DICE結構，采用0.13um體硅CMOS工藝，設計帶延遲濾波的冗余時鐘DICE觸發器電路；版圖加固設計中增加DICE觸發器電路中存儲節點之間的距離和減小漏區面積。本發明避免了時鐘交疊發生，并減小功耗開銷，進一步提升了觸發器單元抗SEU/SET的能力，實現代價小、可靠性高。專利說明[0001]本發明涉及，屬于CMOS集成電路空間單粒子效應防護技術。背景技術[0002]在空間輻射環境下，CMOS集成電路...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。