技術編號：7533340
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及半導體延遲電路，特點涉及具有把輸出信號的延遲時間調整到所要求值功能的半導體延遲電路。近年來，隨著半導體技術的發展，半導體集成電路(LSI)的工作速度不斷提高。例如，已經研制了具有200MHz或更高工作時鐘頻率的動態隨機存取存儲器(DRAM)，并且希望具有400MHz或更高工作時鐘頻率的DRAM在不久的將來成為現實。隨著半導體集成電路工作速度的提高，印刷電路板上的信號傳播延遲變得越來越重要了。例如，如果一個系統中包含諸如CPU的邏輯LSI和多個DR...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。