技術編號：7512719
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及模擬信號處理裝置，特別涉及具有多個信號處理部的模 擬信號處理裝置中的校正技術。背景技術在高速模擬/數字轉換中， 一般大多使用并行型A/D轉換器(以下， 也稱作"ADC"。)。在n位的并行型ADC的情況下，并聯配置(2n—l) 個電壓比較器并對各電壓比較器施加比較基準電壓。各電壓比較器對所 施加的比較基準電壓和模擬輸入信號進行比較，將其比較結果發送到編 碼器，通過編碼器最終轉換為數字值。電壓比較器一般分為放大輸入的前置放大器部、和最終判定為"l"或...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。