技術編號：7264676
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明提供，包括提供半導體襯底，在所述半導體襯底上形成具有多個淺溝槽隔離結構的圖案的硬掩膜層；在所述半導體襯底中形成所述多個淺溝槽隔離結構；實施干法蝕刻和濕法蝕刻去除所述多個淺溝槽隔離結構高出所述半導體襯底的部分；去除所述硬掩膜層。根據本發明，實施干法蝕刻和濕法蝕刻去除所述多個淺溝槽隔離結構高出所述半導體襯底的部分，可以使所述去除之后的位于所述半導體襯底上的不同區域的淺溝槽隔離結構的高度相一致。專利說明 [0001]本發明涉及半導體制造工藝，具體而言...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。