技術編號：7221173
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及集成電路，尤其是涉及具有受到應力作用以改善集成 電路性能的層間電介質的集成電路。背景技術已在開發的用于改善晶體管遷移率的技術之一是應變硅。典型地，硅層受到拉伸應力作用以改善N溝道遷移率。這已被擴展到使用 層間電介質(ILD)，即夾在導電層之間的電介質層，其受到選擇的 應力作用來改善晶體管性能。對于N溝道晶體管而言這意味著使用拉 伸應力，而對于P溝道晶體管而言這意味著使用壓縮應力。附圖說明下文中結合下列附圖對本發明優選實施方案的詳細描述將向本 領域...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。