技術(shù)編號:7213401
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及CMOS工藝,更具體地說,涉及一種0.8微米CMOS制 作工藝。背景技術(shù)在半導(dǎo)體制作領(lǐng)域中,0.8微米的半導(dǎo)體制作工藝一般使用P型單阱 單層多晶硅工藝技術(shù),該種工藝流程會帶來N型襯底無法彌補(bǔ)的缺陷ESD 靜態(tài)電壓僅有1500伏,另外單層多晶硅EEPROM結(jié)構(gòu)的芯片面積大,成 本高,可靠性差,儲存耐久性差。于是就需要一種可以克服上述問題的0.8微米CMOS工藝。發(fā)明內(nèi)容本發(fā)明旨在提供一種成本低,可靠性高,儲存耐久性好的0.8微米 CMOS工藝。根據(jù)...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。