技術編號：7211310
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及一種堆疊電容，尤其涉及一種適用于半導體集成電路中的 設計、制造等相關領域的耦接電容結構及其制造方法。 背景技術在現在的EEPROM (Electrically Erasable Porgr纖able ROM,電 擦除可編程的只讀存貯器)/E-Flash等工藝中，多晶硅一絕緣層一多晶 硅(PiP Poly-Insulator-Poly)電容和晶體管電容(MOS-C)結構都已廣泛 被作為電容器件使用，但是， 一般情況下PiP電容會被獨立形成在場區， ...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。